时钟占空比的测试电路的制作方法

本发明涉及半导体集成电路领域，特别是涉及一种时钟占空比的测试电路。

背景技术：

嵌入系统中振荡器输出的时钟信号的占空比是一个重要指标。利用i/o(输入/输出)直接输出几十兆赫兹的高频时钟，利用测试机对高频时钟信号的占空比进行测试是不太可行的。因为i/o的输出速度有限制，输出信号经过i/o后会引入误差，另外，这种测试方法对测试机的要求也比较高。

技术实现要素：

本发明要解决的技术问题是提供一种时钟占空比的测试电路，能够对高频时钟信号的占空比进行准确测试。

为解决上述技术问题，本发明的时钟占空比的测试电路，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路；

所述占空比-电压转换电路，对输入的待测时钟的输出信号ckt进行转换，生成待测时钟占空比积分电压vct；

所述测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号ckr；

所述占空比-电压转换电路，对参考占空比时钟信号ckr进行转换，生成参考时钟占空比积分电压vcr。

所述模拟电压比较器对输入的电压vct和电压vcr进行比较，并输出比较结果cmpo。

所述测试控制逻辑电路，根据输入的比较结果cmpo，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试；

所述占空比控制寄存器为n比特位，n为正整数。

采用本发明的时钟占空比的测试电路，利用内建测试电路，自动完成时钟占空比测量，并数字化后输出。本发明降低了芯片内高频时钟通过i/o输出后再测试对i/o输出速度的苛刻需求，避免了i/o引入的测量误差而提高了测量精度，降低了对外部测量设备的要求，从而实现了对高频时钟信号的占空比进行准确、低成本的测量。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是时钟占空比的测试电路一实施例原理图；

图2是时钟占空比的测试流程图。

具体实施方式

参见图1所示，所述时钟占空比的测试电路，在下面的实施例中，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路。

所述占空比-电压转换电路，对输入的待测时钟信号ckt进行转换，生成待测时钟占空比积分电压信号vct。

待测时钟信号ckt同时驱动测试控制逻辑电路，测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号ckr，所述占空比-电压转换电路，对参考占空比时钟信号ckr进行转换，生成参考时钟占空比积分电压信号vcr。

所述模拟电压比较器对输入的电压信号vct和电压信号vcr进行比较，并输出比较结果信号cmpo。

所述测试控制逻辑电路，根据输入的比较结果信号cmpo，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。所述占空比控制寄存器为n比特，n为正整数。

结合图2所示，所述测试控制逻辑电路进行占空比测试的具体过程如下：

初始化测试控制逻辑电路内的占空比控制寄存器的值，使其全部为“0”，设置占空比控制寄存器位次计数器(以下简称为计数器)的值为n。

从最高位到最低位设置占空比控制寄存器的值，如果模拟电压比较器的输出cmpo的值为高，则设置当前位次(用变量m表示位次，即第m位)的占空比控制寄存器为“0”，否则设置为“1”。

判断所述占空比控制寄存器各位是否全部完成设置，即所述计数器的计数值是否为“0”，如果未全部完成占空比控制寄存器的设置，则将所述计数器的值减1，然后继续检查模拟电压比较器的输出cmpo的值，并进行设置。如果全部完成占空比控制寄存器的设置，即计数器的计数值等于“0”，则测试完成，得到占空比数字化测量值。

所述占空比-电压转换电路，包括：pmos晶体管pm1、pm2，nmos晶体管nm1、nm2，电阻r1、r2，电容c1、c2。

pmos晶体管pm1的源极和pmos晶体管pm2的源极与电源电压vdd端相连接，pmos晶体管pm1的漏极和nmos晶体管nm1的漏极及电阻r1的一端相连接，电阻r1的另一端与电容c1的一端相连接，该连接的节点作为电压信号vct的输出端，nmos晶体管nm1的源极和电容c1的另一端接地gnd。pmos晶体管pm1的栅极和nmos晶体管nm1的栅极输入待测时钟信号ckt。

pmos晶体管pm2的漏极和nmos晶体管nm2的漏极及电阻r2的一端相连接，电阻r2的另一端与电容c2的一端相连接，该连接的节点作为电压信号vcr的输出端，nmos晶体管nm2的源极和电容c2的另一端接地gnd。pmos晶体管pm2的栅极和nmos晶体管nm2的栅极输入参考占空比时钟信号ckr。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

技术特征：

技术总结
本发明公开了一种时钟占空比的测试电路：占空比‑电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压VCT，对参考占空比时钟信号CKR进行转换，生成参考占空比积分电压VCR；模拟电压比较器对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。本发明能够对高频时钟信号的占空比进行准确测试。

技术研发人员：赵锋;邵博闻
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2018.09.29
技术公布日：2019.01.25