本发明涉及集成电路技术,尤其涉及到一种振荡电路。
背景技术:
现有技术的振荡电路,采用运放和比较器的方式设计的,电路结构复杂,所占的芯片面积也很大。
技术实现要素:
本发明旨在解决现有技术的不足,提供一种振荡电路。
一种振荡电路,包括第一pmos管、第一nmos管、第二nmos管、第三nmos管、第二pmos管、第三pmos管和第四nmos管:
所述第一pmos管的栅极和漏极接在一起再接所述第一nmos管的栅极和所述第二nmos管的漏极和所述第三nmos管的栅极;源极接电源电压vcc;所述第一nmos管的栅极接所述第一pmos管的栅极和漏极和所述第二nmos管的漏极和所述第三nmos管的栅极,漏极接地,源极接地;所述第二nmos管的栅极接所述第三pmos管的栅极和漏极和所述第四nmos管的漏极,漏极接所述第一pmos管的栅极和漏极和所述第一nmos管的栅极和所述第三nmos管的栅极,源极接地;所述第三nmos管的栅极接所述第一pmos管的栅极和漏极和所述第一nmos管的栅极和所述第二nmos管的漏极,漏极接所述第二pmos管的栅极和漏极和所述第四nmos管的栅极,源极接地;所述第二pmos管的栅极和漏极接在一起再接所述第三nmos管的漏极和所述第四nmos管的栅极,源极接电源电压vcc;所述第三pmos管的栅极和漏极接在一起再接所述第四nmos管的漏极和所述第二nmos管的栅极并作为振荡器的输出端oscout;所述第四nmos管的栅极接所述第二pmos管的栅极和漏极和所述第三nmos管的漏极,漏极接所述第三pmos管的栅极和漏极和所述第二nmos管的栅极并作为振荡器的输出端oscout,源极接地。
上电后,电源电压vcc通过所述第一pmos管对由所述第一nmos管构成的电容进行充电,电压达到所述第三nmos管的阈值电压时,所述第三nmos管导通进而所述第四nmos管截止,振荡器输出端oscout为高电平,此时控制所述第二nmos管进行导通使得对由所述第一nmos管构成的电容进行放电;如此反复。
附图说明
图1为本发明的振荡电路的电路图。
具体实施方式
以下结合附图对本发明内容进一步说明。
一种振荡电路,如图1所示,包括第一pmos管10、第一nmos管20、第二nmos管30、第三nmos管40、第二pmos管50、第三pmos管60和第四nmos管70:
所述第一pmos管10的栅极和漏极接在一起再接所述第一nmos管20的栅极和所述第二nmos管30的漏极和所述第三nmos管40的栅极;源极接电源电压vcc;所述第一nmos管20的栅极接所述第一pmos管10的栅极和漏极和所述第二nmos管30的漏极和所述第三nmos管40的栅极,漏极接地,源极接地;所述第二nmos管30的栅极接所述第三pmos管60的栅极和漏极和所述第四nmos管70的漏极,漏极接所述第一pmos管10的栅极和漏极和所述第一nmos管20的栅极和所述第三nmos管40的栅极,源极接地;所述第三nmos管40的栅极接所述第一pmos管10的栅极和漏极和所述第一nmos管20的栅极和所述第二nmos管30的漏极,漏极接所述第二pmos管50的栅极和漏极和所述第四nmos管70的栅极,源极接地;所述第二pmos管50的栅极和漏极接在一起再接所述第三nmos管40的漏极和所述第四nmos管70的栅极,源极接电源电压vcc;所述第三pmos管60的栅极和漏极接在一起再接所述第四nmos管70的漏极和所述第二nmos管30的栅极并作为振荡器的输出端oscout;所述第四nmos管70的栅极接所述第二pmos管50的栅极和漏极和所述第三nmos管40的漏极,漏极接所述第三pmos管60的栅极和漏极和所述第二nmos管30的栅极并作为振荡器的输出端oscout,源极接地。
上电后,电源电压vcc通过所述第一pmos管10对由所述第一nmos管20构成的电容进行充电,电压达到所述第三nmos管40的阈值电压时,所述第三nmos管40导通进而所述第四nmos管70截止,振荡器输出端oscout为高电平,此时控制所述第二nmos管30进行导通使得对由所述第一nmos管20构成的电容进行放电;如此反复。
对上述所提供的实施方式的说明,仅是本发明的优选实施方式的说明,对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出,对于本技术领域的技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,任何不超出本发明实质精神范围内的发明创造,应视为本发明的保护范围。