专利名称：存储控制器与存储系统的制作方法
技术领域：
本发明关于一种存储控制器，特别是一种具有时钟信号占空比调整机制的存储控制器与存储系统。
背景技术：
当动态随机存取存储器(dynamic random access memory,DRAM)控制器存取DRAM时，该DRAM控制器传送一个时钟信号给该DRAM，该DRAM传送回一个DQS信号给DRAM控制器，用以对数据信号DQ进行取样。该取样信号DQS根据该时钟信号产生，且如果该时钟信号的质量不够好，如占空比(duty cycle)，被DRAM控制器所取得的数据可能会出现错误。图I为具有平衡的时钟占空比的一 DDR DRAM读取运作的时序图。在图I中，传送 到DRAM的时钟信号的占空比为50%，这一来，受该时钟信号驱动的信号DQS的占空比也是50%。如此一来可以取得最佳的时序余裕(timing margin)。图2为具有不平衡的时钟占空比的DDR DRAM读取运作的时序图。在这个例子中，传送给DRAM的时钟信号的占空比小于50%，因此，受该时钟信号驱动的信号DQS的占空比也小于50%，如此一来，DRAM控制器可能无法取得正确的信号DQ，而且也无法取得最佳的时序余裕。要注意的是，信号DQ的时序余裕是会根据占空比的大小而变化，且如果时序余裕小于预定值时，如图2中的A部份与C部份所示，该DRAM控制器会无法取得正确的数据。
发明内容
有鉴于此，本发明提供一种存储控制器和存储系统以解决上述问题。本发明的一实施例提供一种存储控制器，用以控制一存储器，包括脉宽调制模块、电压比较器以及占空比校正装置。脉宽调制模块，用以接收时钟信号以产生第一电压。电压比较器，用以接收参考电压并比较该参考电压与该第一电压以产生比较结果。占空比校正装置，用以根据该比较结果调整该时钟信号的占空比。本发明的另一实施例提供一种存储系统，包括存储器以及存储控制器。存储控制器用以控制该存储器，包括占空比检测器与占空比校准装置。占空比检测器，用以检测时钟信号的占空比的数值，并输出检测结果。占空比校准装置，根据该检测结果调整该时钟信号的该占空比。本发明的另一实施例提供一种存储系统，包括存储器以及存储控制器。存储控制器，用以控制该存储器，包括第一输入/输出接触垫、第二输入/输出接触垫、占空比校准装置以及占空比检测器。占空比校准装置，用以接收时钟信号并调整该时钟信号的占空比，以输出已校准时钟信号，其中该已校准时钟信号透过该第一输入/输出接触垫传送到该存储器。占空比检测器，用以透过该第二输入/输出接触垫接收该已校准时钟信号并检测该已校准时钟信号的占空比的数值，并输出检测结果，其中该占空比校准装置根据该检测结果调整该时钟信号的该占空比。本发明提供的存储控制器和存储系统能调整时钟信号的占空比以减少信号传送时所造成的失真。
图I为具有平衡的时钟占空比的一 DDR DRAM读取运作的时序图；图2为具有不平衡的时钟占空比的DDR DRAM读取运作的时序图；图3为根据本发明一实施例的具有时钟信号占空比调整机制的存储系统的功能方块意图； 图4为根据本发明的另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块不意图；图5为根据本发明一实施例的占空比校正器的示意图；图6为根据本发明另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块不意图；图7为根据本发明一实施例的时钟信号占空比调整方法的流程图；图8为根据本发明一实施例的占空比调整器的示意图；图9为图8的占空比调整器的运作范例的波形图；图10为根据本发明一实施例的占空比检测器的功能方块示意图；图11为图10的占空比检测器的运作范例的波形图。
具体实施例方式在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦接” 一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图3至图11说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。图3为根据本发明一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图。存储控制器41包括时钟信号源401、占空比校准装置411、时钟信号缓冲器403、电压电平移位器404、占空比检测器406、输入/输出(I/O)接触垫407与408、电压电平移位器409以及时钟信号缓冲器410。占空比校准装置411更包括占空比校正器405与占空比调整器402。该存储控制器41用以控制存储器42。存储器42可以是DRAM、闪存或任何需要准确的时钟信号占空比的任何形态的存储器。时钟信号源401可以为锁相环(phase-locked loop, PU)或是其他可以产生时钟信号的组件。虽然在本实施例中，时钟信号源401为存储控制器41的一部份，但时钟信号源401可以与其他需要时钟信号的装置或模块共享。时钟信号源401也可以位于其他装置或模块内，并将时钟信号传送给存储控制器41供其使用。时钟信号缓冲器403用以存储时钟信号，时钟信号通过时钟信号缓冲器403与电压电平移位器404后，透过I/O接触垫407被传送给存储器42。电压电平移位器404在本实施例中被使用是因为时钟信号缓冲器403是属于核心电源域(core power domain),而1/0接触垫407是属于输入/输出电源域(I/Opower domain)。如果连接到电压电平移位器404的多个装置的运作电压的差值小于临界值，电压电平移位器404可以被省略。存储控制器41传送指令信号CMD与地址信号ADDR给存储器42以通知存储器42何时读取或写入数据。存储器42传送取样信号DQS给存储控制器41。取样信号DQS是根据时钟信号所产生的。在读取运作期间，存储控制器41从存储器42接收数据信号DQ。在写入运作期间，存储器42从存储控制器41接收数据信号DQ。时钟信号可以透过I/O接触垫408被反馈给存储控制器41。因为输入/输出电源域的电压可能与核心电源域的电压不同，电压电平移位器409就需要被使用以调整时钟信号的直流电压电平和/或幅度。占空比检测器406接收来自时钟信号缓冲器410的时钟信号以检测该时钟信号的占空比值，并输出检测结果给占空比校正器405。占空比校正器405根据该检测结果产生占空比校准信号，且占空比调整器402就根据该占空比校准信号来调整时钟信号的占空比。在一些例子中，时钟信号在由I/O接触垫408传送到占空比检测器406时，可能会因为电压电平移位器409与时钟信号缓冲器410造成时钟信号失真。这可能会造成传送给 存储器42的时钟信号与占空比检测器406接收到的时钟信号之间存在差异，而该差异会影响到校准的精准度。传送给存储器42的时钟信号与占空比检测器406接收到的时钟信号之间的差异可能会很大程度上因为制程、工作电压与温度变化而发生改变。为了减少信号传送时所造成的失真，本发明提供另一个存储系统的实施例。图4为根据本发明的另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图。存储控制器51包括时钟信号源501、占空比校准装置511、时钟信号缓冲器503、电压电平移位器504、电压比较器506、I/O接触垫507与508以及脉宽调制模块509。占空比校准装置511更包括占空比校正器505与占空比调整器502。该存储控制器51用以控制存储器52。存储器52可以是DRAM、闪存或任何需要准确的时钟信号占空比的任何形态的存储器。时钟信号源501可以为PLL或是其他可以产生时钟信号的组件。虽然在本实施例中，时钟信号源501为存储控制器51的一部份,但时钟信号源501可以与其他需要时钟信号的装置或模块共享。时钟信号源501也可以位于其他装置或模块内，并将时钟信号传送给存储控制器51供其使用。时钟信号通过时钟信号缓冲器503与电压电平移位器504后，透过I/O接触垫507被传送给存储器52。电压电平移位器504在本实施例中被使用是因为时钟信号缓冲器503是属于核心电源域，而输入/输出接触垫507是属于输入/输出电源域。如果连接到电压电平移位器504的多个装置的运作电压的差值小于临界值，电压电平移位器504可以被省略。存储控制器51传送指令信号CMD与地址信号ADDR给存储器52以通知存储器52何时读取或写入数据。存储器52传送取样信号DQS给存储控制器51。取样信号DQS的产生是根据时钟信号所产生的。在读取运作期间，存储控制器51接收来自存储器52的数据信号DQ。在写入运作期间，存储器52接收来自存储控制器51的数据信号DQ。参考电压Vref的产生是根据所欲达成的取样信号DQS的占空比(即目标占空比)。脉宽调制模块509接收时钟信号并产生对应的电压VCAL，其中电压VCAL为电压比较器506的输入信号。电压比较器506接收并比较参考电压Vref与电压VCAL，并输出比较结果VCP给占空比校正器505。要注意的是，图4中的脉宽调制模块509是位于存储控制器51的外部，然而，在其他实施例中，脉宽调制模块509是可以被整合到或是内嵌入存储控制器51中。或是在另一些实施例中，脉宽调制模块509与电压比较器506都可以是存储控制器51以外的组件，并由此降低存储控制器51的电路复杂度。
通过使用脉宽调制模块509来产生用以与参考电压Vref比较的电压VCAL，可以提高对时钟信号与具有目标占空比的理想信号两者的占空比的比较结果的精确度。脉宽调制模块509可使用具有可调制脉宽(也就是占空比)的方波，如此一来方波信号的平均值就可以改变。假设方波信号f(t)具有最低值ymin与最高值y_，且占空比为D，则该方波信号的平均值可以被表示如下
— I Ty = -\f(t)dt
I 0其中f (t)为方波信号，且在0 < t < D时其值为ymax，在DT < t < T时其值为ymin，T为方波信号f(t)的周期。上述的表示式可以因此改写如下
-Id./pD-T-y +T(l-D)yy = ~ f少腿々+ I少腿々=--— = D 少腿+(I-D)少腿
0D T在图4的实施例中，电压VCAL可以为I。当ymax为VDDQ且ymin为0时，电压VCAL的值即为D VDDQ。在本实施例中，VDDQ为存储控制器51和/或存储器52的运作电压。举例来说，如果时钟信号的目标占空比为0. 5 (50% )，ymax为VDDQ且ymin为0，则目标的;值大小为VDDQ/2，如此便可以将参考电压Vref设为VDDQ/2。接着，当电压VCAL小于参考电压Vref时，表示此时的时钟信号的占空比小于50%。当电压VCAL大于参考电压Vref时，表示此时的时钟信号的占空比大于50 %。电压比较器506用以比较电压VCAL与参考电压Vref，并且输出比较结果VCP至占空比校正器505。要注意的是，将参考电压Vref设为VDDQ/2只是本说明书中用以说明的一实施例，并非将本发明限制于此。参考电压Vref是会根据时钟信号的占空比的目标值以及存储控制器51和/或存储器52的运作电压而改变。占空比校正器505根据接收到的比较结果VCP产生占空比校准信号，并将占空比校准信号传送给占空比调整器502。占空比调整器502根据占空比校准信号调整来自时钟信号源501的时钟信号的占空比。占空比校准信号可以包括选择信号SEL与相位信号。相位信号则是表示占空比的校准量，如增加或减少的占空比的量。选择信号SEL用以指出时钟信号目前的占空比是大于或小于所欲达到的目标占空比，用以表示此时的时钟信号的占空比是需要被减少或增加。图5为根据本发明一实施例的占空比校正器605的示意图。占空比校正器605包括状态机61，且状态机61可以由软件、硬件或软件与硬件的结合所实现。状态机61可用以接收比较结果VCP并产生选择信号SEL与相位信号。选择信号SEL用以指出时钟信号目前的占空比是大于或小于所欲达到的目标占空比，如50%。相位信号则是表示占空比的位移量。占空比校正器605将选择信号SEL与相位信号传送占空比调整器以调整由时钟信号源输出的时钟信号的占空比。图6为根据本发明另一实施例的具有时钟信号占空比调整机制的存储系统的功能方块示意图。存储控制器71包括时钟信号源701、占空比校准装置711、时钟信号缓冲器703、电压电平移位器704、电压比较器706、1/0接触垫707以及脉宽调制模块709。占空比校准装置711更包括占空比调整器702与占空比校正器705。存储控制器71用以控制存储器72。存储器72可以是DRAM、闪存或任何需要准确的时钟信号占空比的任何形态的存储器。存储控制器71用以控制存储器72。时钟信号源701可以为PLL或是其他可以产生时钟信号的组件。虽然在本实施例中，时钟信号源701为存储控制器71的一部份，但时钟信号源701可以与其他需要时钟信号的装置或模块共享。时钟信号源701也可以位于其他装置或模块内，并将时钟信号传送给存储控制器71供其使用。时钟信号通过时钟信号缓冲器703与电压电平移位器704后，透过I/O接触垫707被传送给存储器72。电压电平移位器704在本实施例中被使用是因为时钟信号缓冲器703是属于核心电源域，而I/O接触垫707是属于输入/输出电源域。如果连接到电压电平移位器704的多个装置的运作电压的差值小于临界值，电压电平移位器704可以被省略。存储控制器71传送指令信号CMD与地址信号ADDR给存储器72以通知存储器72 何时读取或写入数据。存储器72传送取样信号DQS给存储控制器71。取样信号DQS的产生是根据时钟信号所产生的。在读取运作期间，存储控制器71接收来自存储器72的数据信号DQ。在写入运作期间，存储器72接收来自存储控制器71的数据信号DQ。参考电压Vref的产生是根据所欲达成的取样信号DQS的占空比。脉宽调制模块709接收时钟信号并产生对应的电压VCAL，其中电压VCAL为电压比较器706的输入信号。电压比较器706接收并比较参考电压Vref与电压VCAL，并输出比较结果VCP给占空比校正器705。脉宽调制模块709与占空比校正器705的运作方式是相近于脉宽调制模块509与占空比校正器505，因此在此为了简洁而略过不提。与图4的存储系统相比，图4中的I/O接触垫508被省略了。如此一来，占空比校正器705的输入信号与被传送到存储器72的时钟信号的失真情形就可以被降低。通过使用脉宽调制模块709来产生用以与参考电压Vref比较的电压VCAL，可以提高对时钟信号与具有目标占空比的理想信号两者的占空比比较结果的精确度。图7为根据本发明一实施例的时钟信号占空比调整方法的流程图。在步骤S81中，存储控制器对该时钟信号进行初始化。在初始化完成后，在步骤S82中，存储控制器利用该时钟信号驱动存储器，并将该时钟信号传送给脉宽调制模块。在步骤S83中，脉宽调制模块接收该时钟信号以产生电压VCAL，如以公式计算求得。在步骤S84中，电压比较器被应用以比较电压VCAL与参考电压Vref。在步骤S87与S88中，判断电压VCAL是否大于或小于参考电压Vref。如果电压VCAL大于参考电压Vref，步骤S85被执行，且减少时钟信号的占空t匕。如果电压VCAL小于参考电压Vref，步骤S86被执行，且增加时钟信号的占空比。在步骤S85与步骤S86之后，本流程跳回步骤S82，以重复执行本方法，直到时钟信号的占空比符合所欲达到的目标占空比。请注意上述的步骤的执行顺序不以图7所示为限，使用者可依据不同的需求，在本发明的精神下，对图7的流程中的步骤做顺序或内容的修改。此外，图7中的步骤亦可根据使用者的需求而省略，只保留所需的步骤即可。为了进一步说明占空比调整器与占空比检测器，请参考图8至图11。图8为根据本发明一实施例的占空比调整器90的示意图。占空比调整器90自占空比校正器接收选择信号SEL与相位信号，且自时钟信号源接收时钟信号。占空比调整器90可能包括相位移位器91、与门(AND gate)92、或门(OR gate)93以及多路复用器94。相位移位器91接收该时钟信号并根据该相位信号位移该时钟信号以产生信号W。该相位信号可以表示占空比的校准量，如相位位移的位移量。与门92可以接收该时钟信号与该已位移的时钟信号W，且对该两个输入信号进行AND运算以产生信号X。或门93可以接收该时钟信号与该已位移的时钟信号W，且对该两个输入信号进行OR运算以产生信号Y。多路复用器94可接收信号X与信号Y，并根据选择信号SEL选择信号X与信号Y中的一个作为该已调整的时钟信号。为了更进一步的说明，请参考图9。图9为图8的占空比调整器的运作范例的波形图。在图9中，信号W是通过相位移位器91对时钟信号位移所产生，如位移90度。信号W接着被输入到与门92与或门93以产生信号X与信号Y。信号X表示具有减少的占空比的时钟信号，信号Y表示具有增加的占空比的时钟信号。多路复用器94接收信号X与信号Y并根据该选择信号SEL输出已调整的频率信后，其中信号Y的占空比的增加量与信号X的占空比的减少量相同。根据上述说明，可得知该相位信号是用来产生具有相同的占空比调整量的两个时钟信号，该选择信号SEL是用来选择具有增加的占空比的时钟信号作为已调整的时钟信号还是选择具有减少的占空比的时钟信号作为已调整的时钟信号。图10为根据本发明一实施例的占空比检测器的功能方块示意图。时钟信号被传送到触发器111与相位移位器110。相位移位器110位移该时钟信号的相位以产生已位移时钟信号Y，并将已位移时钟信号Y传送给触发器111作为触发器111的输入时钟信号。计数器112接收触发器111的输出信号并对触发器111的输出信号中的逻辑电平I和/或逻辑电平0的信号数目进行计数，以检测该时钟信号的占空比的数值。接着，该检测结果会被该占空比检测器输出。举例来说，如果计数器112自触发器111得到输出信号为111110000，则时钟信号的占空比为50%。如果计数器112自触发器111得到输出信号为111100000，则时钟信号的占空比为40%。图11为图10的占空比检测器的一运作范例的波形图。在图11中，时钟信号的相位被位移例如90度以产生已位移时钟信号Y。触发器111的输出信号可能包含多个逻辑电平I与逻辑电平0，且计数器112会计数逻辑电平I与逻辑电平0的数目以检测占空比的数值。上述的实施例仅用来列举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。权利要求
1.ー种存储控制器，用以控制存储器，包括 脉宽调制模块，用以接收时钟信号以产生第一电压； 电压比较器，用以接收參考电压并比较该參考电压与该第一电压以产生比较结果；以及 占空比校准装置，用以根据该比较结果调整该时钟信号的占空比。
2.如权利要求I所述的存储控制器，其特征在于，该占空比校准装置更包括 占空比校正器，用以根据该比较结果产生占空比校准信号；以及 占空比调整器，用以根据该占空比校准信号调整该时钟信号的该占空比。
3.如权利要求I所述的存储控制器，其特征在于，该參考电压根据目标占空比所产生。
4.如权利要求3所述的存储控制器，其特征在干，该目标占空比为50%。
5.如权利要求2所述的存储控制器，其特征在于，该占空比校准信号包括相位信号以及选择信号，该相位信号用以表示占空比校准量，该选择信号用以表示该时钟信号的该占空比是大于或小于目标占空比。
6.如权利要求I所述的存储控制器，更包括电压电平移位器，用以调整该时钟信号的电压电平。
7.如权利要求I所述的存储控制器，其特征在干，该时钟信号透过第一输入/输出接触垫传送到该存储器，且透过第二输入/输出接触垫传送到该脉宽调制模块。
8.如权利要求I所述的存储控制器，其特征在于，该參考电压为该存储器控制器的运作电压的一半。
9.如权利要求I所述的存储控制器，其特征在干，该存储器提供取样信号给该存储控制器。
10.如权利要求9所述的存储控制器，其特征在干，该取样信号根据该时钟信号产生。
11.ー种存储系统，包括 存储器；以及 存储控制器，用以控制该存储器，该存储控制器包括占空比检测器和占空比校准装置，其中，该占空比检测器用以检测时钟信号的占空比的数值，并输出检测结果，该占空比校准装置，根据该检测结果调整该时钟信号的该占空比。
12.如权利要求11所述的存储系统，其特征在于，该占空比校准装置更包括 占空比校正器，用以根据该检测结果产生占空比校准信号；以及 占空比调整器，用以根据该占空比校准信号调整该时钟信号的该占空比。
13.如权利要求11所述的存储系统，其特征在干，该时钟信号的该占空比被调整为50%。
14.如权利要求11所述的存储系统，更包括时钟信号缓冲器，耦接该占空比校准装置，用以存储该时钟信号。
15.如权利要求12所述的存储系统，其特征在于，该占空比校准信号包括相位信号以及选择信号，该相位信号用以表示占空比校准量，该选择信号用以表示该时钟信号的该占空比是大于或小于目标占空比。
16.如权利要求11所述的存储系统，其特征在于，该占空比检测器更包括 相位移位器，用以接收并位移该时钟信号，以产生已位移时钟信号；触发器，用以接收该时钟信号与该已位移时钟信号以产生输出信号；以及 计数器，用以计数该输出信号中逻辑电平I和逻辑电平O的至少ー者的数目，以检测该时钟信号的该占空比的该数值。
17.ー种存储系统，包括 存储器；以及 存储控制器，用以控制该存储器，该存储控制器包括第一输入/输出接触垫、第二输入/输出接触垫、占空比校准装置和占空比检测器； 其中，该占空比校准装置，用以接收时钟信号并调整该时钟信号的占空比，以输出已校 准时钟信号，其中该已校准时钟信号透过该第一输入/输出接触垫传送到该存储器，该占空比检测器，用以透过该第二输入/输出接触垫接收该已校准的时钟信号并检测该已校准时钟信号的占空比的数值，并输出检测结果，其中该占空比校准装置根据该检测结果调整该时钟信号的该占空比。
18.如权利要求17所述的存储系统，其特征在于，该占空比校准装置更包括 占空比校正器，用以根据该检测结果产生占空比校准信号；以及 占空比调整器，根据该占空比校准信号调整该时钟信号的该占空比。
19.如权利要求17所述的存储系统，其特征在干，该时钟信号的该占空比被调整为50%。
20.如权利要求17所述的存储系统，更包括电压电平移位器，耦接在该占空比校准装置与该第一输入/输出接触垫之间，用以调整该已校正时钟信号的电压电平。
全文摘要
本发明提供一种存储控制器和存储系统。其中存储控制器用以控制存储器，包括脉宽调制模块、电压比较器以及占空比校正装置。脉宽调制模块，用以接收时钟信号以产生第一电压。电压比较器，用以接收参考电压并比较该参考电压与该第一电压以产生比较结果。占空比校正装置，用以根据该比较结果调整该时钟信号的占空比。本发明提供的存储控制器和存储系统能调整时钟信号的占空比以减少信号传送时所造成的失真。
文档编号G11C16/10GK102737718SQ20121003305
公开日2012年10月17日 申请日期2012年2月14日 优先权日2011年3月30日
发明者黄祥毅 申请人:联发科技股份有限公司