专利名称：串联晶体管型一次可编程存储器的读取方法
技术领域：
本发明涉及半导体技术领域，更具体地说，本发明涉及一种串联晶体管型一次可编程存储器的读取方法。
背景技术：
一次可编程0TP(0ne Time Programmab)存储器从结构上主要分为三种耦合电容型(Couple Capacitor)、串联晶体管型(Serial M0SFET)以及电介质击穿型(Fuse/ Anti-Fuse)。串联晶体管型一次可编程存储器的结构一般都是通过晶体管的串联得到，其中一个晶体管为控制管，一个晶体管为读取管；读取管的栅极浮空，其中通过对浮栅电荷的注入，到达改变读取管的阈值电压、进而改变其开启关断状态的目的。如图1所示，串联晶体管型一次可编程存储器由两个PMOS管串联组成，其中两个晶体管共用一个源极/漏极，这在一定程度上减少了存储单元所占的面积。第一个PMOS晶体管作为选通晶体管，其栅极为控制栅极CG ；第二个PMOS晶体管作为存储晶体管，它的栅极作为浮栅re，用以存储电荷达到编程的目的。下面介绍串联晶体管型一次可编程存储器的读取操作。读1过程中对存储单元各端添加相应的电压，如果存储单元是被写1操作的(即存储了信号“ 1 ”)，则浮栅上就会被电荷充电，则Vfg-Vs < VTHP (PM0S的阈值电压)，管子导通，读取状态1。另一方面，读0过程中对存储单元各端添加相应的电压，如果存储单元是被写0操作的(即存储了信号“0”)，， 则浮栅上没有被电荷充电，则Vfg-Vs = 0 > VTHP(PM0S的阈值电压)，管子关断，读取状态 O0在现有的串联晶体管型一次可编程存储器的读取方法中，读取电压的方案为选通晶体管的源极电压Vs = 0，选通晶体管的控制栅极电压Vg = -Vdd，衬底偏置电压Vb = 0， 存储晶体管的漏极电压Vd = -Vdd/2。但是，在上述现有技术的读取方式中，当读取某个单元时，它所在的那一列所有单元的浮栅re都会受到这个偏置的影响，所以在周期性的读取过程中，不被读取的单元也不断的受到这种读取的电应力。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种有效屏蔽了读取的电应力的串联晶体管型一次可编程存储器的读取方法。根据本发明，提供了一种串联晶体管型一次可编程存储器的读取方法，串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管的栅极为控制栅极；第二个晶体管的栅极作为浮栅，其中所述读取方法包括在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs = -Vdd，所述第一个晶体管的控制栅极电压Vg = -Vdd，衬底偏置电压Vb=0，所述第二个晶体管的漏极电压Vd = 0。优选地，所述两个两个晶体管为PMOS晶体管。优选地，所述第一个晶体管为选通晶体管。优选地，所述第二个晶体管为存储晶体管。在本发明实施例的上述读取方法中，读取电压被隔离在控制栅极之间，所以在周期性的读取过程中，不被读取的单元也不会受到读取的电应力；由此有效屏蔽了读取的电应力。并且，本发明只需要Vdd—种电压，减少了电路设计的复杂度，减少了偏置条件要求。 而且，在现有技术中，读取时源漏端的偏置电压或压降是Vdd/2，而根据本发明的实施例的读取方法中，读取时源漏端的偏置电压或压降变成Vdd，读取电压的升高可以增加读取电流，由此可以提供更充足的读取电流。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示出了串联晶体管型一次可编程存储器的结构。图2示意性地示出了根据本发明实施例的串联晶体管型一次可编程存储器的读取方法的示意图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。本发明同样针对由两个PMOS管串联组成的串联晶体管型一次可编程存储器，其中两个晶体管共用一个源极/漏极(第一个PMOS晶体管的漏极与第二个PMOS晶体管的源极共用)，第一个PMOS晶体管例如可作为选通晶体管，其栅极为控制栅极CG ；第二个PMOS 晶体管例如可作为存储晶体管，它的栅极作为浮栅re。图2示意性地示出了根据本发明实施例的串联晶体管型一次可编程存储器的读取方法的示意图。其中虚线框示出了一个图1所示的一次可编程存储器单元结构。如图2所示，在根据本发明实施例的串联晶体管型一次可编程存储器的读取方法中，在对串联晶体管型一次可编程存储器单元进行读取时，选通晶体管的源极电压Vs =-Vdd，选通晶体管的控制栅极电压Vg = -Vdd，衬底偏置电压Vb = 0，存储晶体管的漏极电压Vd = 0。其中，Vdd例如是集成电路或芯片所采用的电源电压。在现有技术的读取方式中，当读取某个单元时，它所在的那一列所有单元的浮栅 re都会受到这个偏置的影响，所以在周期性的读取过程中，不被读取的单元也不断的受到这种读取的电应力。相反，在本发明实施例的上述读取方法中，读取电压被隔离在控制栅极之间，所以在周期性的读取过程中，不被读取的单元也不会受到读取的电应力；由此有效屏蔽了读取的电应力。
此外，根据现有技术的读取方式，需要Vdd和Vdd/2两种偏置，而本发明只需要Vdd 一种，减少了电路设计的复杂度，减少了偏置条件要求。而且，在现有技术中，读取时源漏端的偏置电压或压降是Vdd/2，而根据本发明的实施例的读取方法中，读取时源漏端的偏置电压或压降变成Vdd，读取电压的升高可以增加读取电流，由此可以提供更充足的读取电流。需要说明的是，对于源极和漏极的区分仅仅用于区分两个不同的区域，在某些情况下，源极和漏极的称谓可以互换。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种串联晶体管型一次可编程存储器的读取方法，串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管的栅极为控制栅极；第二个晶体管作的栅极作为浮栅，其特征在于所述读取方法包括在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs = -Vdd，所述第一个晶体管的控制栅极电压Vg = -Vdd，衬底偏置电压Vb = 0，所述第二个晶体管的漏极电压Vd = 0。
2.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于， 所述两个两个晶体管为PMOS晶体管。
3.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于， 所述第一个晶体管为选通晶体管。
4.根据权利要求1所述的串联晶体管型一次可编程存储器的读取方法，其特征在于， 所述第二个晶体管为存储晶体管。
全文摘要
本发明提供了一种串联晶体管型一次可编程存储器的读取方法。串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管作的栅极为控制栅极；第二个晶体管作的栅极为浮栅。在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs＝-Vdd，所述第一个晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，所述第二个晶体管的漏极电压Vd＝0。
文档编号G11C17/08GK102543200SQ20121003042
公开日2012年7月4日 申请日期2012年2月10日 优先权日2012年2月10日
发明者令海阳, 吴小利, 唐树澍 申请人:上海宏力半导体制造有限公司