用以降低编程干扰的存储器装置及其编程方法
【技术领域】
[0001]本发明是有关于一种三维与非门(NAND)闪存，且特别是有关于一种用以降低编程干扰的存储器装置及其编程方法，用以降低编程干扰与背图案效应(back-patterneffects)。
【背景技术】
[0002]与非门闪存为一非易失性存储器且被广泛地应用于包括移动电话、数字相机以及固态硬盘(solid-state hard drives)中。与非门(NAND)闪存的高储存密度，尤其和或非门(NOR)闪存相比，具有相当大的市场渗透率。这样的储存密度是部分由于串联存储单元串行于一接地线(ground line)与位线之间而达成,可降低需要的金属接点(metalcontacts)数量。这些串行由于其与与非门栅极的相似性而一般被称为「与非门串行」。与非门串行中的每一存储单元可通过存储单元与相邻的其他的与非门串行分享的字线取得地址。在过去，与非门闪存已由一二维(平面)阵列实现，此二维平面是由字线与位线所定义，字线与位线彼此垂直交叉，存储单元是形成于交叉点。
[0003]与非门串行布局已更进一步发展，以达到具有更大的储存密度。这样的努力导致三维与非门闪存的发展，存储单元是垂直叠层于彼此的顶部。
[0004]图1绘示一三维与非门闪存以及使用多种晶体管控制的示意图。此图中绘示四页150、151、152、153(页O至页3)，包含八个与非门串行110。每个与非门串行110包括多个存储单元，例如是存储单元112。每个存储单元可使用位线140、141 (BL。与BL1)至少其中之一、串行选择线130、131、132、133 (SSL。至SSL3)至少其中之一与字线120、121、120n (WL。至WLn)至少其中之一提供地址。位线140、141可连接存储平面190、191，存储平面190、191被定义于阵列结构中的不同深度，使与不同位线相关的存储平面在一 Z方向184上可叠层于彼此的顶部。在图1的实施例中，位线140 (BL。)存取平面190 (平面O)，而位线141 (BL1)存取平面191 (平面1)，平面191在平面190之上。此外，位线140、141可被提供于阵列结构的相对侧。
[0005]串行选择线130、131、132、133可连接串行选择晶体管135，串行选择晶体管135形成于串行选择结构中，位于阵列结构的相对侧。这些串行选择晶体管连接阵列结构于芯片上感测电路(on-chip sense circuitry)(未绘示)，感测电路附接于每一位线140、141。每一页可与一特定串行选择线相关。如图所示，页150(页O)由串行选择线130提供地址，页151 (页I)由串行选择线131提供地址，页152 (页2)由串行选择线132提供地址，页153(页3)由串行选择线133提供地址。如此可使串行选择线讯号传送于一特定串行选择线，以选择存储单元的一特定页(例如是一特定叠层)，有效地设定一「X」坐标于一 X方向180。要注意的是，每一页可具有多个与非门串行110，每个与非门串行110具有一相关的串行选择晶体管。
[0006]连接于偶数页150、152的串行选择晶体管135可形成一第一串行选择结构于阵列的一侧，而连接于奇数页151、153的串行选择晶体管135可形成一第二串行选择结构于阵列的相对另一侧。
[0007]字线120、121、120n可连接于存储单元的栅极。因此，一字线讯号可于一选定的反及栅串行中提供一特定存储单元地址，因而设定一「y」坐标于一 Y方向182。
[0008]因此，三维与非门快闪阵列中的每个存储单元可有效地透过「X」、「y」与「z」坐标寻址。更具体地说，存储单元可透过控制在线的讯号寻址，因而可寻址以进行读取、编程与擦除操作。举例来说，存储单元112可由串行选择线133、字线120η与位线140传送与/或接收讯号而寻址。未选择在线的控制讯号可额外地要求以产生特定操作。
[0009]接地选择线160、161 (GSL(even)宇GSL(odd))可用于连接与切断偶数与奇数页和共享源极线170、171 (CSL)。在某些实施例中，共享源极线170、171可连接在一起。
[0010]要注意的是，在相邻的页中串行的方向是于「位线端至源极线端」与「源极线端至位线端」之间交替，造成(连接阵列与位线的)串行选择结构与共享源极线的位置实际上于偶数页与奇数页之间交替。举例来说，在偶数页150、152上，字线120 (WL。)为最靠近共享源极线170的字线。然而，在奇数页151、153上，同样的字线120为离共享源极线171最远的字线。相关的美国专利编号8，503，213提供此布局更详细的说明，并在此作为参考。这样的结构造成一些显着的特性与结果。
[0011]如图1中的虚线所示，字线的数量可基于设计考虑而改变。虽然图1中绘示四页与两条位线，但页数与位线的数量也可基于设计考虑而改变。
[0012]虽然三维与非门闪存提供许多好处，例如在存储器密度中提供更佳的可扩充性，但同样也会面临新的挑战。举例来说，一般应用于二维与非门存储阵列的传统编程技术可能无法有效地直接应用于三维与非门存储阵列。这些二维技术包括依序编程存储单元，举例来说，开始于最靠近共享源极线的存储单元，结束于最靠近串行选择线的存储单元。此方式通成可透过一特定字线(例如:一完整的列跨距多重页(row spanning multiplepages))同时编程所有的存储单元。因此，每列是重复通过直到到达并编程最终列(例如是最靠近串行选择线的列)。
[0013]然而，使用类似的方式于上述三维与非门快闪阵列会产生许多问题，例如在一半的页中由于背图案(back-pattern)效应产生的读取确认问题。也可能产生进一步的编程干扰问题。
[0014]理解数据储存的物理机制将有助于了解为何会产生这些问题。存储单元中的「存储」通常是由可调整的阈值电压(Vt)决定。存储器控制器可设定让一特定存储单元通过编程操作与擦除操作的阈值电压vt，且控制器可评估此存储单元通过一读取操作的阈值电压
VtO
[0015]在单层次存储单元(single-level cell, SLC)与非门闪存中，编程操作可增加一存储单元的阈值电压Vt值于一预定的临界值上，使存储单元可储存数值「O」。类似地，擦除操作可减少一存储单元的阈值电压Vt值低于预定的临界值，使存储单元可储存数值「I」。在后续的读取操作期间，可由比较阈值电压Vt值与临界值决定储存的数值为「O」或「I」。
[0016]多层次存储单元(mult1-level cell，MLC)与非门闪存扩展这些原理，以在每个存储单元中提供多于一位。这可透过使用多于一个临界值达成。举例来说，可选择三个临界值，而阈值电压Vt值可与这三个临界值比较。这样可有效地提供四种不同的情境，代表数值「00」、「01」、「10」与「11」。因此，每个存储单元中可储存两位。临界值的数量可进一步增加以使额外的位可储存于每个存储单元中。
[0017]如上所述，当直接将二维与非门快闪编程技术应用于三维与非门快闪阵列时会产生问题。举例来说，编程与擦除阈值电压Vt值可能被有系统地干扰。因此，代表一特定位或字节的存储单元中的阈值电压Vt分布可能会加宽。当这些阈值电压Vt分布加宽，相邻位的阈值电压Vt值开始频繁地重叠，辨别储存数值将会变得困难。这对于多层次闪存尤其重要，因为多层次闪存中相邻位间可容许的阈值电压Vt值远小于单层次与非门闪存。一旦错误读取数量超过一系统的容忍误差(tolerance),会提供部分错误修正码(error correctingcode, ECC)，一存储器区块可能会失效(fail)。因此希望能够紧缩编程存储单元的阈值电压Vt值分布，以增加稳定度与效能，也增加相关的工艺窗口(process window)。
【发明内容】
[0018]本发明是有关于一种用以降低编程干扰的存储器装置及其编程方法。存储单元可为一阵列结构的部分，阵列结构是由组织为包括多个偶数页、多个奇数页及多列，这些列垂直于偶数页与奇数页。每一列与一字线相关，且包括多个第一存储单元与第二存储单元，第一存储单元位于偶数页上，第二存储单元位于奇数页上。
[0019]偶数页可连接一第一串行选择结构，第一串行选择结构设置于阵列结构的一第一侦U。第一串行选择结构可选择偶数页以于这些页中编程存储单元。类似地，奇数也可连接一第二串行选择结构，第二串行选择结构设置于阵列结构的一第二侧，第二侧相对于第一侧。第二串行选择结构可选择奇数页以于这些页中编程存储单元。
[0020]阵列结构与串行选择结构可操作地连接于一控制器，可于这些页中编程存储单元。控制器可编程偶数页，由最靠近第一串行选择结构的存储单元开始。控制器可施