一种温度补偿的CMOS张弛振荡器电路的制作方法

本发明涉及一种振荡器电路，尤其涉及一种在一定温度范围内稳定输出频率的张弛振荡器电路，属于集成电路领域。

背景技术：

振荡器被广泛应用于集成电路中以提供时钟信号等目的，有一些应用要求振荡器能在大的温度变化内保持稳定，且同时对功耗和面积有着严苛的要求。例如在无线传感器网络(wsns)中，每个节点由厘米级甚至毫米级设备组成，这些微小的设备将为环境、生物医学、军事和工业应用提供无处不在的传感器平台。无线通信时钟的功耗、大小和频率稳定性是毫米级无线传感器网络(wsns)的主要问题。

晶体振荡器由于对pvt变化的抑制作用好，而被通常应用于无线传感器网络(wsns)中，但是晶体振荡器的尺寸是阻碍节点微型化趋势的一个巨大障碍，并且晶体振荡器的频率鲁棒性是以牺牲功耗为代价的。

技术实现要素：

本发明的目的是克服和解决上述问题，提供一种温度补偿的张弛振荡器电路，在降低功耗和面积的前提下，同时提供足够的精度。

本发明采用的技术方案如下：一种温度补偿的cmos张弛振荡器电路，所述电路包括rc充放电网络、迟滞比较器、pd控制模块、缓冲器、二分频；其中，rc充放电网络包含第一电阻、第二电阻、电容，缓冲器包含第一反相器、第二反相器；第一电阻的一端与pd控制模块的输出端、缓冲器的输入端相连接，第一电阻的另一端与电容、迟滞比较器的输入端相连接，第二电阻的一端与电容相连接,第二电阻的另一端与缓冲器的第一反相器的输出端以及第二反相器的输入端、二分频的输入端相连接；迟滞比较器的输出端与pd控制模块的第一输入端相连接；pd控制模块的输出端与缓冲器的输入端相互连接，pd控制模块的第二输入端与外部控制信号pd相连接；缓冲器的输出端与二分频的输入端相连接；所述迟滞比较器、pd控制模块、缓冲器中的所有mos管采用级联方式连接。

进一步地，第一电阻是具有低负温度系数的p型多晶硅电阻(非硅化)、n型多晶硅电阻(非硅化)、或高阻多晶硅电阻，第二电阻是具有低负温度系数p型多晶硅电阻(非硅化)、或具有正温度系数的扩散电阻。

进一步地，电容为由第零电容、第一电容、第一开关、第二电容、第二开关、第三电容、第三开关、第四电容、第四开关组成的4位电容修调阵列，第一电阻与第零电容一端、第一开关的一端、第二开关的一端、第三开关的一端、第四开关的一端、迟滞比较器的输入端相连接，第一开关的另一端与第一电容的一端相连接，第二开关的另一端与第二电容的一端相连接，第三开关的另一端与第三电容的一端相连接，第四开关的另一端与第四电容的一端相连接，第零电容另一端与第一电容的另一端、第二电容的另一端、第三电容的另一端、第四电容的另一端、第二电阻的一端相连接。

进一步地，所述迟滞比较器含有第三电阻、第四电阻、第一p型mos管、第二p型mos管、第三p型mos管、第四p型mos管、第五p型mos管、第六p型mos管、第一n型mos管、第二n型mos管、第三n型mos管、第四n型mos管、第五n型mos管、第六n型mos管，第三电阻与第四电阻的比值控制rc充放电网络输出信号的翻转点电平，并输出高低电平信号给到pd控制模块的第一输入端；迟滞比较器电路按以下方式连接：第三电阻的一端与rc充放电网络的输出端相连接，第三电阻的另一端与第四电阻的一端、第一p型mos管的栅极、第二p型mos管的栅极、第三p型mos管的栅极、第一n型mos管的栅极、第二n型mos管的栅极、第三n型mos管的栅极相连接，第一p型mos管的源极与电源相连接，第一p型mos管的漏极与第二p型mos管的源极相连接，第二p型mos管的漏极与第三p型mos管的源极相连接，第三p型mos管的漏极与第一n型mos管的漏极、第四p型mos管的栅极、第五p型mos管的栅极、第六p型mos管的栅极相连接，第一n型mos管的源极与第二n型mos管的漏极相连接，第二n型mos管的源极与第三n型mos管的漏极相连接，第三n型mos管的漏极与地相连接，第四p型mos管的源极与电源相连接，第四p型mos管的漏极与第五p型mos管的源极相连接，第五p型mos管的漏极与第六p型mos管的源极相连接，第六p型mos管的漏极与第四n型mos管的漏极、pd控制模块的输入端相连接，第四n型mos管的源极与第五n型mos管的漏极相连接，第五n型mos管的源极与第六n型mos管的漏极相连接，第六n型mos管的源极与地相连接。

进一步地，所述pd控制模块包括第七至第十p型mos管、第七至第八n型mos管组成的与非门，由外部信号pd控制模块电路是否工作；pd控制模块电路按以下方式连接：第七p型mos管的栅极与第八p型mos管的栅极、第七n型mos管的栅极、迟滞比较器的输出端相连接，第七p型mos管的源极与电源相连接，第七p型mos管的漏极与第八p型mos管的源极相连接，第九p型mos管的栅极与第十p型mos管的栅极、第八n型mos管的栅极、外部控制信号pd相连接，第九p型mos管的源极与电源相连接，第九p型mos管的漏极与第十p型mos管的源极相连接，第八p型mos管的漏极与第十p型mos管的漏极、第七n型mos管的漏极、缓冲器的输入端相连接，第七n型mos管的源极与第八n型mos管的漏极相连接，第八n型mos管的源极与地相连接。

进一步地，所述缓冲器含有第十一至第十四p型mos管，第九至第十二n型mos管组成的缓冲器用以对pd控制模块的输出端波形信号的整形，并对rc充放电网络的充放电时间进行控制；缓冲器电路按以下方式连接：第十一p型mos管的栅极与第十二p型mos管的栅极、第九n型mos管的栅极、第十n型mos管的栅极、pd控制模块的输出端相连接，第十一p型mos管的源极与电源相连接，第十一p型mos管的漏极与第十二p型mos管的源极相连接，第十二p型mos管的漏极与第九n型mos管的漏极、第十三p型mos管的栅极、第十四p型mos管的栅极、第十一n型mos管的栅极、第十二n型mos管的栅极、rc充放电网络的第二电阻的另一端相连接，第九n型mos管的源极与第十n型mos管的漏极相连接，第十n型mos管的源极与地相连接，第十三p型mos管的源极与电源相连接，第十三p型mos管的漏极与第十四p型mos管的源极相连接，第十四p型mos管的漏极与第十一n型mos管的漏极、二分频的输入端相连接，第十一n型mos管的源极与第十二n型mos管的漏极相连接，第十二n型mos管的源极与地相连接。

进一步地，所述二分频包括第一两输入与非门、第二两输入与非门、第一至第四传输门、第三至第六反相器，对缓冲器的输出端频率信号进行二分频，输出占空比50％的频率信号；二分频电路按以下方式连接：第一两输入与非门的第一输入端与第一传输门的一端、第二传输门的一端相连接，第一两输入与非门的第二输入端与外部控制信号reset相连接，第一两输入与非门的输出端与第三反相器的输入端、第三传输门的一端相连接，第三反相器的输出端与第一传输门的另一端相连接，第三传输门的另一端与第四传输门的一端、第四反相器的输入端相连接，第四反相器的输出端与第二两输入与非门的第一输入端、第五反相器的输入端相连接，第二两输入与非门的第二输入端与外部控制信号reset相连接，第二两输入与非门的输出端与第四传输门的另一端相连接，第五反相器的输出端与第二传输门的另一端、二分频(5)的输出端相连接，第一传输门的n型mos的栅极、第二传输门的p型mos的栅极、第三传输门的n型mos的栅极、第四传输门的p型mos的栅极、第六反相器的输入端、缓冲器(4)的输出端相连接，第一传输门的p型mos的栅极、第二传输门的n型mos的栅极、第三传输门的p型mos的栅极、第四传输门的n型mos的栅极、第六反相器的输出端相连接。

与现有技术相比，本发明具有以下效果：(1)本发明中的使用改进的rc充放电网络在温度补偿和电源敏感性上均得到了提高；(2)本发明中的迟滞比较器、pd控制模块、缓冲器采用自级联结构，降低了电路关断时的漏电流；(3)电路尺寸小。

附图说明

图1是本实施例中张弛振荡器电路的基本框架图；

图2是本实施例中张弛振荡器电路的电路结构图；

图3是本实施例中rc充放电网络的电路示意图；

图4是本实施例中张弛振荡器电路的信号时序图；

图5是本实施例中张弛振荡器电路的仿真输出图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细地描述。

本实施例中的一种温度补偿的cmos张弛振荡器电路，其整体框架图如图1所示，包括rc充放电网络1、迟滞比较器2、pd控制模块3、缓冲器4、二分频5；其中，rc充放电网络包含第一电阻r1、第二电阻r2、电容c，缓冲器4包含第一反相器inv1、第二反相器inv2；第一电阻r1的一端与pd控制模块3的输出端、缓冲器4的输入端相连接，第一电阻r1的另一端与电容c、迟滞比较器2的输入端相连接，第二电阻r2的一端与电容c相连接,第二电阻r2的另一端与缓冲器4的第一反相器inv1的输出端以及第二反相器inv2的输入端、二分频5的输入端相连接；迟滞比较器2的输出端与pd控制模块3的第一输入端相连接；pd控制模块3的输出端与缓冲器4的输入端相互连接，pd控制模块3的第二输入端与外部控制信号pd相连接；缓冲器4的输出端与二分频5的输入端相连接；所述迟滞比较器2、pd控制模块3、缓冲器4中的所有mos管采用级联方式连接。

第一电阻r1是具有低负温度系数的p型多晶硅电阻(非硅化)、n型多晶硅电阻(非硅化)、或高阻多晶硅电阻，第二电阻r2是具有低负温度系数p型多晶硅电阻(非硅化)、或具有正温度系数的扩散电阻,以减小充放电时间受温度的影响。

实施例中的具体电路结构图如图2。电容为由第零电容c0、第一电容c1、第一开关s1、第二电容c2、第二开关s2、第三电容c3、第三开关s3、第四电容c4、第四开关s4组成的4位电容修调阵列，第一电阻r1与第零电容c0一端、第一开关s1的一端、第二开关s2的一端、第三开关s3的一端、第四开关s4的一端、迟滞比较器的输入端相连接，第一开关s1的另一端与第一电容c1的一端相连接，第二开关s2的另一端与第二电容c2的一端相连接，第三开关s3的另一端与第三电容c3的一端相连接，第四开关s4的另一端与第四电容c4的一端相连接，第零电容c0另一端与第一电容c1的另一端、第二电容c2的另一端、第三电容c3的另一端、第四电容c4的另一端、第二电阻r2的一端相连接。

第一电阻r1、第二电阻r2、第零至第四电容组成的充放电网络相对于传统的rc网络增加了一个零点，增加的阶跃响会进行温度补偿，第零电容c0、第一电容c1、第一开关s1、第二电容c2、第二开关s2、第三电容c3、第三开关s3、第四电容c4、第四开关s4组成4位电容修调阵列用作对工艺变化的修调，修调后频率变化在±6％以内。

如图3所示，rc充放电网络的传输函数为：

当t＝0时，阶跃的幅度为之后的时间常数为(r2+r1)c，当温度升高时，阶跃幅度减小，时间常数增大，所以整体的充放电时间保持恒定。

所述迟滞比较器含有第三电阻r3、第四电阻r4、第一p型mos管pm1、第二p型mos管pm2、第三p型mos管pm3、第四p型mos管pm4、第五p型mos管pm5、第六p型mos管pm6、第一n型mos管nm1、第二n型mos管nm2、第三n型mos管nm3、第四n型mos管nm4、第五n型mos管nm5、第六n型mos管nm6，第三电阻r3与第四电阻r4的比值控制rc充放电网络输出信号的翻转点电平，并输出高低电平信号给到pd控制模块的第一输入端。

如图2所示，本实施例中迟滞比较器p型mos管和n型mos的中间点电平设置为0.5vdd，r4＝2×r3，则迟滞比较器的高翻转点电平vh和低翻转点电平vl分别为0.75vdd和0.25vdd。

rc充放电网络在时间域上的函数为：

将0.75vdd代入得到：

将t对温度t求导得：

其中，tc1，tc2，r1nom，r2nom分别是r1的温度系数、r2的温度系数，r1在室温下的阻值，r2在室温下的阻值。在知道r1和r2温度系数的情况下，可以通过公式分别得到其阻值。

对r1和r2的电阻值进行适当的选择可以带来图5所示的仿真结果，从图中可以看出，在典型工艺条件下，张弛振荡器电路的频率输出对温度的变化不敏感。如图5所示，温度系数约为40ppm/℃，可以按照下式进行计算：

tcfout＝(1.2133-1.2045)/1.21/190×1000000＝38.3ppm/℃≈40ppm/℃。

迟滞比较器电路按以下方式连接：第三电阻r3的一端与rc充放电网络的输出端相连接，第三电阻r3的另一端与第四电阻r4的一端、第一p型mos管pm1的栅极、第二p型mos管pm2的栅极、第三p型mos管pm3的栅极、第一n型mos管nm1的栅极、第二n型mos管nm2的栅极、第三n型mos管nm3的栅极相连接，第一p型mos管pm1的源极与电源相连接，第一p型mos管pm1的漏极与第二p型mos管pm2的源极相连接，第二p型mos管pm2的漏极与第三p型mos管pm3的源极相连接，第三p型mos管pm3的漏极与第一n型mos管nm1的漏极、第四p型mos管pm4的栅极、第五p型mos管pm5的栅极、第六p型mos管pm6的栅极相连接，第一n型mos管nm1的源极与第二n型mos管nm2的漏极相连接，第二n型mos管nm2的源极与第三n型mos管nm3的漏极相连接，第三n型mos管nm3的漏极与地相连接，第四p型mos管pm4的源极与电源相连接，第四p型mos管pm4的漏极与第五p型mos管pm5的源极相连接，第五p型mos管pm5的漏极与第六p型mos管pm6的源极相连接，第六p型mos管pm6的漏极与第四n型mos管nm4的漏极、pd控制模块的输入端相连接，第四n型mos管nm4的源极与第五n型mos管nm5的漏极相连接，第五n型mos管nm5的源极与第六n型mos管nm6的漏极相连接，第六n型mos管nm6的源极与地相连接。

如图2所示，所述pd控制模块包括第七至第十p型mos管、第七至第八n型mos管组成的与非门，由外部信号pd控制模块电路是否工作；pd控制模块电路按以下方式连接：第七p型mos管的栅极与第八p型mos管的栅极、第七n型mos管的栅极、迟滞比较器的输出端相连接，第七p型mos管的源极与电源相连接，第七p型mos管的漏极与第八p型mos管的源极相连接，第九p型mos管的栅极与第十p型mos管的栅极、第八n型mos管的栅极、外部控制信号pd相连接，第九p型mos管的源极与电源相连接，第九p型mos管的漏极与第十p型mos管的源极相连接，第八p型mos管的漏极与第十p型mos管的漏极、第七n型mos管的漏极、缓冲器的输入端相连接，第七n型mos管的源极与第八n型mos管的漏极相连接，第八n型mos管的源极与地相连接。

如图2所示，所述缓冲器含有第十一至第十四p型mos管，第九至第十二n型mos管组成的缓冲器用以对pd控制模块的输出端波形信号的整形，并对rc充放电网络的充放电时间进行控制；缓冲器电路按以下方式连接：第十一p型mos管的栅极与第十二p型mos管的栅极、第九n型mos管的栅极、第十n型mos管的栅极、pd控制模块的输出端相连接，第十一p型mos管的源极与电源相连接，第十一p型mos管的漏极与第十二p型mos管的源极相连接，第十二p型mos管的漏极与第九n型mos管的漏极、第十三p型mos管的栅极、第十四p型mos管的栅极、第十一n型mos管的栅极、第十二n型mos管的栅极、rc充放电网络的第二电阻r2的另一端相连接，第九n型mos管的源极与第十n型mos管的漏极相连接，第十n型mos管的源极与地相连接，第十三p型mos管的源极与电源相连接，第十三p型mos管的漏极与第十四p型mos管的源极相连接，第十四p型mos管的漏极与第十一n型mos管的漏极、二分频的输入端相连接，第十一n型mos管的源极与第十二n型mos管的漏极相连接，第十二n型mos管的源极与地相连接。

如图2所示，所述二分频包括第一两输入与非门、第二两输入与非门、第一至第四传输门、第三至第六反相器，对缓冲器的输出端频率信号进行二分频，输出占空比50％的频率信号；图4显示了本实施例中张弛振荡器电路的信号时序图。

二分频电路按以下方式连接：第一两输入与非门的第一输入端与第一传输门的一端、第二传输门的一端相连接，第一两输入与非门的第二输入端与外部控制信号reset相连接，第一两输入与非门的输出端与第三反相器的输入端、第三传输门的一端相连接，第三反相器的输出端与第一传输门的另一端相连接，第三传输门的另一端与第四传输门的一端、第四反相器的输入端相连接，第四反相器的输出端与第二两输入与非门的第一输入端、第五反相器的输入端相连接，第二两输入与非门的第二输入端与外部控制信号reset相连接，第二两输入与非门的输出端与第四传输门的另一端相连接，第五反相器的输出端与第二传输门的另一端、二分频5的输出端相连接，第一传输门的n型mos的栅极、第二传输门的p型mos的栅极、第三传输门的n型mos的栅极、第四传输门的p型mos的栅极、第六反相器的输入端、缓冲器4的输出端相连接，第一传输门的p型mos的栅极、第二传输门的n型mos的栅极、第三传输门的p型mos的栅极、第四传输门的n型mos的栅极、第六反相器的输出端相连接。

本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

以上实施例仅为本发明的一种优选实施例，但并非本发明的所有电路设置方式的全部，一切在本发明精神实质范围以内所做的等同变换，都将在本发明保护范围以内。