一种基于与门的逻辑信号选通电路的制作方法

本申请涉及一种基于与门的逻辑信号选通电路。

背景技术：

现有的信号选通主要采用信号选通芯片，具有成本高，应用不灵活的缺陷。

技术实现要素：

本申请提供一种成本低的基于与门的逻辑信号选通电路。

根据第一方面，一种实施例中提供一种基于与门的逻辑信号选通电路，包括输入端、控制端、第一输出端、第二输出端、开关管、第一与门、第二与门、周边电阻以及电源；所述第一与门和第二与门分别包括第一输入脚、第二输入脚以及输出脚；输入端分别与第一与门的第二输入脚和第二与门的第二输入脚连接；控制端与第一与门的第一输入脚连接；开关管的控制极与控制端连接，开关管的另两极与一第一电阻串联后连接于电源与地之间，第一电阻与开关管之间具有公共节点；所述第二与门的第一输入脚与所述公共节点连接；第一与门的输出脚与第一输出端连接，第二与门的输出脚与第二输出端连接。

优选地，所述开关管为NPN型三极管，开关管的发射极接地，开关管的集电极与所述第一所述公共节点连接。

优选地，所述开关管为NMOS管，开关管的源极接地，开关管的漏极与所述第一所述公共节点连接。

优选地，还包括第二电阻，所述第二电阻连接于控制端与开关管的控制极之间。

依据上述实施例的基于与门的逻辑信号选通电路，由于通过开关管、与门等普通元器件即构成逻辑信号选通电路，使得本申请的电路具有成本低的优势,且具有很好的应用灵活性。

附图说明

图1为本申请一实施例电路图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

请参考图1，辑信号选通电路。

根据第一方面，一种实施例中提供一种基于与门的逻辑信号选通电路，包括输入端Din、控制端CTL、第一输出端Dout1、第二输出端Dout2、开关管Q1、第一与门U1、第二与门U2、周边电阻以及电源VCC；第一与门U1和第二与门U2分别包括第一输入脚、第二输入脚以及输出脚。输入端Din分别与第一与门U1的第二输入脚2和第二与门U2的第二输入脚5连接；控制端CTL与第一与门U1的第一输入脚1连接；开关管Q1的控制极通过第二电阻R2与控制端CTL连接，开关管Q1发射极接地，开关管Q1的集电极通过第一电阻R1与电源VCC连接，第一电阻R1与开关管Q1的集电极之间具有公共节点7；第二与门U2的第一输入脚4与公共节点7连接；第一与门U1的输出脚3与第一输出端Dout1连接，第二与门U2的输出脚6与第二输出端Dout2连接。

下面对本申请的工作原理进行说明。

当控制端CTL的选通控制信号为高电平时，第一输出端Dout1对应的与门U1输入脚1上输入为逻辑1；控制端CTL高电平，开关管Q1导通，公共节点7的电平被拉低，Dout2对应的与门输入脚4上输入为逻辑0。Din输入的逻辑信号被选通到Dout1，Dout2被屏蔽。

当控制端CTL的选通控制信号为低电平时，Dout1对应的与门U1输入脚1上输入为逻辑0；控制端CTL低电平，开关管Q1截止，公共节点7的电平为高电平，Dout2对应的与门U2输入脚4上输入为逻辑1。Din输入的逻辑信号被选通到Dout2，Dout1被屏蔽。

上述实施例开关管采用NPN型三极管，在其它实施例中，开关管还可以采用NMOS管，开关管为NMOS管，开关管的源极接地，开关管的漏极与所述第一所述公共节点连接，不影响本申请的实现。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。