1.一种集成电路，包括：
具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括：
逻辑瓦片的物理阵列，其中，所述逻辑瓦片的物理阵列中的每个逻辑瓦片包括布置在逻辑瓦片的周边上的公共布局中的多个外部i/o，其中逻辑瓦片的物理阵列包括：
逻辑瓦片的第一虚拟阵列，所述第一虚拟阵列具有外围并且包括逻辑瓦片的物理阵列的第一多个逻辑瓦片，其中，在操作中，逻辑瓦片的第一虚拟阵列被编程为执行数据处理操作，其中，逻辑瓦片的第一虚拟阵列的第一多个逻辑瓦片包括：
具有周边的第一逻辑瓦片，该周边包括：
周边的第一部分，形成可编程/可配置逻辑电路系统的外围的至少一部分，其中，位于第一逻辑瓦片的周边的第一部分上的外部i/o是(a)逻辑瓦片的第一虚拟阵列的外部i/o以及(b)被配置为直接连接到逻辑瓦片的物理阵列外部的电路系统，以及
周边的第二部分，在逻辑瓦片的第一虚拟阵列的外围的内部，其中位于第一逻辑瓦片的周边的第二部分上的外部i/o是第一虚拟阵列的虚拟i/o；以及
逻辑瓦片的第二虚拟阵列，所述第二虚拟阵列具有外围、包括逻辑瓦片的物理阵列的第二多个逻辑瓦片，其中，第二多个逻辑瓦片中的每个逻辑瓦片是与第一多个逻辑瓦片中的逻辑瓦片不同的逻辑瓦片，并且其中，在操作中，逻辑瓦片的第二虚拟阵列被编程为执行第二操作，并且其中逻辑瓦片的第二虚拟阵列的第二多个逻辑瓦片包括：
具有周边的一个或多个逻辑瓦片，该周边包括：
周边的第一部分，形成可编程/可配置逻辑电路系统的外围的至少一部分，其中，位于一个或多个逻辑瓦片的周边的第一部分上的外部i/o是(a)第二虚拟阵列的外部l/o以及(b)被配置为直接连接到逻辑瓦片的物理阵列外部的电路系统，以及
周边的第二部分，位于逻辑瓦片的第二虚拟阵列的外围的内部并且与第一逻辑瓦片的周边的第二部分相邻，其中，位于一个或多个逻辑的周边的第二部分上的外部i/o是(a)第二虚拟阵列的虚拟i/o以及(b)被配置为直接连接到第一虚拟阵列的虚拟i/o。
2.根据权利要求1所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列接收第一时钟信号并使用所述第一时钟信号来执行数据处理操作，以及
逻辑瓦片的第二虚拟阵列接收第二时钟信号并使用所述第二时钟信号来执行第二操作，并且其中第一时钟信号与第二时钟信号不同。
3.根据权利要求1所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列的第一多个逻辑瓦片是逻辑瓦片的物理阵列的连续逻辑瓦片。
4.根据权利要求1所述的集成电路，其中：
第一虚拟阵列的第一多个逻辑瓦片由逻辑瓦片的物理阵列的整列或行逻辑瓦片组成。
5.根据权利要求1所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列基本上由微控制器组成。
6.根据权利要求1所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列的至少一个逻辑瓦片包括：
周边，所述周边形成可编程/可配置逻辑电路系统的外围的至少一部分，其中位于该至少一个逻辑瓦片的周边上的多个外部l/o是直接连接到存储器的逻辑瓦片的第一虚拟阵列的外部i/o，以及
电路系统，能够配置为经由位于该至少一个逻辑瓦片的周边上的外部i/o的第一部分从存储器读取数据以及向存储器写入数据。
7.根据权利要求1所述的集成电路，其中：
在操作中，逻辑瓦片的第一虚拟阵列的数据处理操作的执行独立于逻辑瓦片的第二虚拟阵列的第二操作的执行。
8.根据权利要求1所述的集成电路，其中：
逻辑瓦片的物理阵列中的每个逻辑瓦片包括互连网络，该互连网络包括逻辑瓦片中的多个多路复用器。
9.根据权利要求8所述的集成电路，其中：
逻辑瓦片的第二虚拟阵列中的每个逻辑瓦片中的互连网络经由网状互连网络互连到逻辑瓦片的第二虚拟阵列中的另一逻辑瓦片。
10.一种配置集成电路的现场可编程门阵列的方法，所述现场可编程门阵列包括(i)存储数据的存储器和(ii)具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括逻辑瓦片的物理阵列，其中，逻辑瓦片的物理阵列中的每个逻辑瓦片包括周边和多个外部i/o，所述多个外部i/o设置在逻辑瓦片的周边上的布局中，其中，每个逻辑瓦片的外部i/o的布局是相同的，所述方法包括：
读取存储在存储器中的配置数据，其中，所述配置数据包括第一配置数据和第二配置数据；
将配置数据应用于逻辑瓦片的物理阵列以将逻辑瓦片的物理阵列中的逻辑瓦片配置成一个或多个预定的配置，包括：
将第一配置数据应用于逻辑瓦片的物理阵列中的第一多个逻辑瓦片以配置逻辑瓦片的第一虚拟阵列，其中，逻辑瓦片的第一虚拟阵列包括第一多个逻辑瓦片，以执行第一数据处理操作，以及
将第二配置数据应用于逻辑瓦片的物理阵列中的第二多个逻辑瓦片以配置逻辑瓦片的第二虚拟阵列，其中，逻辑瓦片的第二虚拟阵列包括第二多个逻辑瓦片，以执行第二数据处理操作；以及
其中，在操作中，逻辑瓦片的第一虚拟阵列独立于逻辑瓦片的第二虚拟阵列执行第二数据处理操作而执行第一数据处理操作。
11.根据权利要求10所述的方法，其中：
将配置数据应用于逻辑瓦片的物理阵列以配置逻辑瓦片的物理阵列中的逻辑瓦片还包括将复合比特流应用于第一多个逻辑瓦片和第二多个逻辑瓦片，其中，复合比特流包括第一配置数据和第二配置数据。
12.根据权利要求11所述的方法，其中：
第一配置数据是加密数据。
13.根据权利要求10所述的方法，其中：
将配置数据应用于逻辑瓦片的物理阵列以配置逻辑瓦片的物理阵列中的逻辑瓦片还包括分离地：
将第一比特流应用于第一多个逻辑瓦片，其中，第一比特流包括第一配置数据，以及
将第二比特流应用于第二多个逻辑瓦片，其中，第二比特流包括第二配置数据。
14.根据权利要求13所述的方法，其中：
第一配置数据是加密数据。
15.根据权利要求10所述的方法，还包括：
将配置数据存储在存储器中。
16.根据权利要求10所述的方法，其中：
将配置数据应用于逻辑瓦片的物理阵列以配置逻辑瓦片的物理阵列中的逻辑瓦片还包括从存储器读取配置数据。
17.一种集成电路，包括：
具有外围的可编程/可配置逻辑电路系统，所述可编程/可配置逻辑电路系统包括逻辑瓦片的物理阵列，其中，逻辑瓦片的物理阵列中的每个逻辑瓦片包括周边和多个外部i/o，所述多个外部i/o设置在逻辑瓦片的周边上的布局中，其中，每个逻辑瓦片的外部i/o的布局是相同的，其中，逻辑瓦片的物理阵列包括：
逻辑瓦片的第一虚拟阵列，所述第一虚拟阵列具有外围并且包括逻辑瓦片的物理阵列的第一多个逻辑瓦片，其中，在操作中，逻辑瓦片的第一虚拟阵列被编程为执行数据处理操作；以及
逻辑瓦片的第二虚拟阵列，所述第二虚拟阵列具有外围、包括逻辑瓦片的物理阵列的第二多个逻辑瓦片，其中，第二多个逻辑瓦片中的每个逻辑瓦片是与第一多个逻辑瓦片中的逻辑瓦片不同的逻辑瓦片，并且其中，在操作中，逻辑瓦片的第二虚拟阵列被编程为执行第二操作；以及
其中，在操作中，逻辑瓦片的第一虚拟阵列的数据处理操作的执行独立于逻辑瓦片的第二虚拟阵列的第二操作的执行。
18.根据权利要求17所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列的第一多个逻辑瓦片是逻辑瓦片的物理阵列的连续逻辑瓦片。
19.根据权利要求17所述的集成电路，其中：
第一虚拟阵列的第一多个逻辑瓦片由逻辑瓦片的物理阵列的整列或行逻辑瓦片组成。
20.根据权利要求17所述的集成电路，其中：
逻辑瓦片的第一虚拟阵列基本上由微控制器组成。