快速啁啾PLL的经升压返回时间及校准方法与流程

本公开大体上涉及高级雷达系统，且更确切地涉及用于啁啾雷达同时维持低相位噪声的快速调制方案。

背景技术：

下一代雷达系统，具体地说成像雷达，需要使用超快速啁啾调制以增加雷达分辨率并同时使用极低传输器相位噪声以改良目标检测。在雷达收发器中，通常使用频率合成器或与其数字控制相关联的相控锁定回路(pll)产生调制。为了滤除来自pll元件(例如，压控振荡器、基准振荡器和晶体受控振荡器)的噪声贡献，pll带宽通常被设定成相对低的值(例如，数百khz)。但是，具有有限带宽的pll不与高级雷达系统的斜坡线性度的要求兼容，当使用极快速啁啾调制方案时尤其如此。

在一个调制方案中，波形频率在“啁啾”相位期间在两个值之间斜变，且接着在啁啾间或“返回”相位期间返回到开始频率。在相对快速返回相位期间，发生相位跳跃。此跳跃引起频率过冲(或甚至pll解锁)，从而在啁啾期间引起线性度问题，这会破坏雷达信号完整性。

技术实现要素：

根据本发明的第一方面，提供一种具有升压返回时间的快速啁啾锁相回路pll，包括：

压控振荡器vco，其被配置成产生调频连续波形fmcw，所述vco对连接到电荷泵的滤波器的经滤波输出电压作出响应，所述电荷泵对参考频率波形与由被配置成对所述fmcw进行分频的分频器产生的经分频频率波形之间的差作出响应；

数字控制器，其连接到所述分频器且被配置成修改所述分频器的分频比以产生啁啾相位和返回相位，所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变，且所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变；以及

升压电路，其连接到所述数字控制器和所述滤波器，所述升压电路在所述返回相位期间供应升压电流，所述升压电流与所述返回相位的返回斜率成正比且与所述vco的vco增益成反比。

在一个或多个实施例中，所述升压电流由包括计数器的校准电路确定，所述计数器被配置成确定在从所述停止频率到所述开始频率的改变期间经过的时钟循环数目，其方式是测量所述经滤波输出电压，在所述数字控制器中存储所述时钟循环数目并运用所述数字控制器控制所述升压电路以供应所述升压电流。

在一个或多个实施例中，通过使由所述升压电路供应到所述滤波器的校准电流乘以所述时钟循环数目乘以时钟周期并除以所述返回相位的持续时间来确定所述升压电流。

在一个或多个实施例中，所述滤波器是包括多个滤波器级的低通滤波器。

在一个或多个实施例中，所述升压电流被分布到所述多个滤波器级中的每一个。

在一个或多个实施例中，当不存在所述升压电流时，所述pll的带宽小于将所述开始频率的过冲限制成低于阈值所需的临界带宽。

根据本发明的第二方面，提供一种用于使快速啁啾锁相回路pll的返回时间升压的方法，包括：

运用压控振荡器vco产生调频连续波形fmcw，所述vco对经滤波输出电压作出响应；

运用分频器对所述fmcw进行分频，以产生经分频频率波形；

响应于参考频率波形与所述经分频频率波形之间的差而产生电荷泵电压；

运用滤波器对所述电荷泵电压进行滤波以产生所述经滤波输出电压；

运用数字控制器修改所述分频器的分频比以产生啁啾相位和返回相位，所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变，且所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变；以及

运用升压电路在所述返回相位期间向所述滤波器供应升压电流，其中所述升压电流与所述返回相位的返回斜率成正比且与所述vco的vco增益成反比。

在一个或多个实施例中，所述方法进一步包括通过运用校准电路对在从所述停止频率到所述开始频率的改变期间经过的时钟循环数目进行计数来确定所述升压电流，计数方式是测量所述经滤波输出电压，在所述数字控制器中存储所述时钟循环数目并运用所述数字控制器控制所述升压电路以供应所述升压电流。

在一个或多个实施例中，所述方法进一步包括通过使由所述升压电路供应到所述滤波器的校准电流乘以所述时钟循环数目乘以时钟周期并除以所述返回相位的持续时间来确定所述升压电流。

在一个或多个实施例中，对所述电荷泵电压进行滤波包括运用包括多个滤波器级的低通滤波器进行滤波。

在一个或多个实施例中，所述方法进一步包括将所述升压电流分布到所述多个滤波器级中的每一个。

在一个或多个实施例中，所述方法进一步包括限制所述pll的所述带宽以最小化相位噪声。

根据本发明的第三方面，提供一种用于使快速啁啾锁相回路pll的返回时间升压的方法，包括：

运用所述pll产生调频连续波形fmcw，所述pll包括被配置成通过对电荷泵的电荷泵电压进行滤波来产生经滤波输出电压的低通滤波器，所述电荷泵对经分频fmcw与参考频率波形之间的差作出响应，所述fmcw包括啁啾相位和返回相位，所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变，且所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变；以及

在所述返回相位期间向所述低通滤波器供应升压电流，其中确定所述升压电流包括：

在fmcw频率等于所述开始频率时从所述经滤波输出电压测量开始电压，

将所述fmcw频率设定成所述停止频率，其中所述经滤波输出电压等于停止电压，

停用所述电荷泵，向所述低通滤波器供应校准电流，并对在从所述停止电压到所述开始电压的改变期间经过的时钟循环数目进行计数，其中每一时钟循环具有时钟周期，

将所述升压电流设定成等于所述校准电流乘以所述时钟循环数目乘以所述时钟周期且除以所述返回相位的持续时间，且

启用所述电荷泵，并在后续返回相位期间供应所述升压电流。

在一个或多个实施例中，所述方法进一步包括在启动相位期间向所述低通滤波器供应所述校准电流并在所述返回相位期间向所述低通滤波器供应所述升压电流。

在一个或多个实施例中，当不存在所述升压电流时，所述pll的带宽小于将所述开始频率的过冲限制成低于阈值所需的临界带宽。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

本发明借助于例子示出并且不受附图的限制，在附图中的类似标记指示类似元件。为简单和清晰起见而示出图中的元件，并且这些元件未必按比例绘制。

图1是用于产生雷达啁啾的pll的功能框图。

图2是示出理想和实际特性的图1的啁啾波形的图形视图。

图3是根据本公开的实施例的快速啁啾pll的功能框图。

图4是根据本公开的实施例的快速啁啾pll的示意图。

图5是根据图3的pll的波形的图形视图。

图6是根据图3的未向滤波器供应升压电流的调频连续波形(fmcw)的图形视图。

图7是根据图3的向滤波器供应升压电流的fmcw的图形视图。

图8是表示根据本公开的实施例的用于使快速啁啾pll的返回时间升压的方法的流程图。

图9是表示根据本公开的实施例的用于使快速啁啾pll的返回时间升压的方法的流程图。

具体实施方式

本文中所描述的系统和方法的实施例实现雷达收发器的调频连续波形(frequencymodulatedcontinuouswaveform，fmcw)的快速返回相位，而不需要频率过冲的效应或线性度降低。举例来说，在二级模拟pll中，使pll相位稳定到与啁啾相位期间的频率的斜率成正比的恒定值。随后，在较快返回相位期间，使pll相位移动远离在啁啾期间所需的值。此相位跳跃引起频率过冲(或甚至pll解锁)，并在后续啁啾期间引起线性度问题，以及使返回相位失真。

通过确定校准阶段期间的恰当升压电流并将升压电流直接施加到pll滤波器级，运用由电荷泵所需的最小电流(若存在)以更受控且迅捷的方式实现使fmcw返回到开始频率。因此，电荷泵和pll回路的增益通常降低到对于相对较慢的啁啾相位足够的电平且常降低到典型噪声源充分衰减的电平。

确定与返回相位的斜率成正比且与压控振荡器(voltagecontrolledoscillator，vco)增益成反比的升压电流。在各种实施例中，升压电流注入到滤波器的各个级中以另外改良pll稳定时间并降低频率过冲。此外，在各种实施例中，在pll启动或啁啾相位外部的fmcw的其它未使用的部分处在返回相位期间发生校准阶段。因此，校准不会强加关于仅在啁啾相位期间主动的组件的噪声或功耗的任何设计限制。

图1示出用于产生雷达啁啾的pll的实施例10。实施例10包括用于产生vco频率(fvco)14的vco12。vco频率14由分频器16分频以产生经分频频率18。参考频率电路20产生参考频率22。在一个实施例中，参考频率电路20包括晶体振荡器继之以缓冲器。在另一实施例中，晶体振荡器被数字波形产生器替换。

相位频率检测器24比较经分频频率18与参考频率22以确定差26。在一个实施例中，差26是与经分频频率18与参考频率22之间的相位差成正比的脉宽。电荷泵28响应于差26而产生电荷泵电压30。低通滤波器32基于电荷泵电压30而产生经滤波输出电压34。vco12基于经滤波输出电压34而vco频率14。数字控制器36产生控制信号38以改变分频器16的分频比。举例来说，如果分频比是十，那么vco频率14将产生为具有是参考频率22十倍大的频率。在一个示例实施例中，分频器16是被配置成将vco频率14除以二进制倍数的一系列级联d触发器。

图2是比较理想fmcw40与实际fmcw42的图形视图，其中频率过冲和线性度不佳地受图1的实施例10控制。理想fmcw40横跨从停止频率(f1)44到开始频率46的频率范围。fmcw波形40和42由时间斜坡斜率返回(trsr或“返回相位”)50、开始频率时间(t1)52、时间斜坡斜率数据(trsd或“啁啾相位”)54和停止频率时间(t2)56组成。在图2中示出的实施例中，实际fmcw42展现频率过冲58，且归因于糟糕的线性度而仅返回到开始频率(f2′)60，因此在啁啾相位54期间减少可用啁啾时间。

现转而参看图3，继续参考图1，描述改良型实施例70。实施例70包括被配置成接收图4中更详细地描述的升压电流的低通滤波器72。低通滤波器72产生经滤波输出电压74，所述经滤波输出电压控制vco12且由测量电路76测量以产生测得值78。在一个实施例中，测量电路76在pll的启动相位期间确定测得值78。在另一实施例中，测量电路76在包括于数字控制器82中的快速返回校准电路80的寄存器中存储测得值78。在另一实施例中，周期性地计算测得值78，以出于组件漂移和老化而提高准确性。

快速返回校准电路80产生通过连接件84提供给升压电路86的校准电流控制信号。在一个实施例中，在校准期间且响应于测量电路76而确定校准电流。在校准期间，升压电路86通过到低通滤波器72的连接件88供应校准电流。在实施例70的校准之后，数字控制器82产生通过连接件94提供给升压电路86的一组升压电流控制信号。在校准之后，升压电路86通过连接件98向低通滤波器72供应升压电流。

参考图3，图4示出实施例100的另外细节，其中组合图3的连接件88与98以携载校准电流或升压电流。实施例100包括被配置成产生fmcw104的vco102。相位频率检测器106为电荷泵108提供测量参考频率与经分频fmcw104之间的相位差的一对差动差信号120和122。差动信号120和122使得串联连接于供应轨130与接地132之间的相应电流源124和126能够为电荷泵电压134提供相应正脉冲或负脉冲。

实施例100示出用以提供低通滤波的电阻和电容元件的配置。应理解，其它数目个组件和组件布置还提供适合于pll的设计目标(例如，带宽和响应时间)的低通滤波。第一电阻器140连接于两个外部引脚142与144之间。第一电容器146连接于外部引脚144与接地132之间。在实施例100中，第一电阻器140和第一电容器146归因于其物理大小而在集成式pll外部。

第二电容器150连接于电荷泵电压134与接地132之间。第二电阻器152连接于节点154与接地132之间。第三电容器156连接于节点154与接地132之间。第三电阻器158连接于经滤波输出电压160与节点154之间。第四电容器162连接于经滤波输出电压160与接地132之间。

升压相关电路170的群组包括接收升压电流控制信号或斜坡斜率返回控制信号(irsr)178和校准电流控制信号(ical)176的升压电路172。升压电路172在校准期间(例如，在pll的启动相位期间)向节点174供应校准电流控制信号，并在返回相位期间向节点174供应升压电流控制信号。来自升压电路172的控制信号控制电流源190、192、194和196，所述电流源向相应电容器146、150、156和162供应电流。在其它实施例中，本文中所描述的校准技术应用于不同回路滤波器配置。举例来说，回路滤波器与图3中示出的其它电路完全集成，或回路滤波器在包括图3的其它电路的单块基板外部，或回路滤波器作为多芯片模块集成或与图3的其它电路混合。在其它实施例中，pll包括具有与图3中示出不同的类型和/或次序的电荷泵和回路滤波器，其中pll带宽与啁啾斜坡斜率不相关。

图5示出图3的实施例70的各种操作波形。fmcw200在开始频率202与停止频率204之间转换。fmcw200包括返回相位(trsr)300、开始频率时间(t1)302、啁啾相位(trsd)304和结束频率时间(t2)306。在各种实施例中，在pll产生fmcw200的操作期间，电荷泵电流(icp)310维持在高于零312的恒定电平下。在返回相位300期间激活升压电流(irsr)314以允许快速恢复从停止频率204到开始频率202的fmcw，而不改变电荷泵电流。图5的操作波形示出下啁啾fmcw，其中开始频率202大于停止频率204。在其它实施例中，使用上啁啾fmcw，其中开始频率202小于停止频率204。在其它实施例中，fmcw啁啾在啁啾时间304期间具有非线性形状(例如，频移键控(frequencyshiftkey，fsk)fmcw啁啾)。

图6和图7比较使用或不使用pll的低通滤波器的升压返回补偿的实验结果。具体地说，图6示出返回相位300、开始频率时间302和啁啾相位304期间的理想fmcw320。传统fmcw322示出返回相位300期间的不良线性度以及良好地延伸到开始频率时间302中的显著频率过冲。相比之下，图7示出在升压电流补偿应用于pll的低通滤波器时紧密地跟踪理想fmcw320的fmcw332。

图8示出用于使快速啁啾pll的返回时间升压的方法。参考图3、图5和图8，在340处，运用vco12产生fmcw14。在342处，运用分频器16对fmcw14进行分频。在344处，响应于参考波形22与经分频fmcw18之间的差26而产生电荷泵电压30。在346处，运用滤波器72对电荷泵电压30进行滤波。在348处，运用数字控制器82修改分频器16以产生啁啾相位304和返回相位300。在350处，在返回相位300期间，运用升压电路86向滤波器72供应升压电流98。

图9示出用于使快速啁啾pll的返回时间升压的方法，其中在返回相位期间供应的升压电流是依据校准阶段期间的预定电流值。参考图3、图5和图9，在360处，在一个示例实施例中，在包括于快速返回校准电路80中的寄存器中设定fstart202、fstop204、trsr300和trsd304的值。在另一实施例中，通过串行端口接口(serialportinterface，spi)将这些值写入到快速返回校准电路80中。在另一实施例中，将这些值写入到数字控制器82中，且快速返回校准电路80可访问这些值。在一个实施例中，还清除用于数个时钟循环的计数器(cnt_val)，或在360处将计数器设定成零。在其它实施例中，在362、364、366和368中的一个中清除计数器。在362处，将pll频率(例如，fmcw)14被设定成fstart202。在364处，通过测量电路76测量经滤波输出电压74以确定vstart。在366处，通过适当地选择分频器16中的分频比来将pll频率14设定成fstop204。在366处，再次运用测量电路76测量经滤波输出电压74以确定vstop。在368处，停用电荷泵28。

在370处，向滤波器72供应校准电流(ical)88并使计数器递增。在372处，如果经滤波输出电压74等于(或超出)vstart值，对应于fmcw14等于fstart202，那么所述方法前进到374，否则，所述方法返回到370。在374处，将经过的时间(dt)经计算为计数器值(例如，时钟循环数)乘以时钟周期(tclk)。在376处，将升压电流(irsr)计算成等于校准电流(ical)乘以经过的时间(dt)除以返回相位(trsr)300的持续时间。在各种实施例中，运用数字控制器82中的电路计算经过的时间和升压电流的计算值。在另一实施例中，运用数字控制器82中的软件和寄存器计算经过的时间和升压电流的计算值。在378处，再激活电荷泵28以使得可随后发生啁啾发射。

如将了解，如所公开的实施例包括至少以下内容。在一个实施例中，一种具有升压返回时间的快速啁啾锁相回路(pll)包括被配置成产生调频连续波形(fmcw)的压控振荡器(vco)。所述vco对连接到电荷泵的滤波器的经滤波输出电压作出响应。所述电荷泵对参考频率波形与由被配置成对所述fmcw进行分频的分频器产生的经分频频率波形之间的差作出响应。数字控制器连接到所述分频器且被配置成修改所述分频器的分频比以产生啁啾相位和返回相位。所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变。所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变。升压电路连接到所述数字控制器和所述滤波器。所述升压电路在所述返回相位期间供应升压电流。所述升压电流与所述返回相位的返回斜率成正比且与所述vco的vco增益成反比。

具有升压返回时间的所述快速啁啾锁相回路(pll)的替代性实施例包括以下特征中的一个或其任何组合。所述升压电流由包括计数器的校准电路确定，所述计数器被配置成确定在从所述停止频率到所述开始频率的改变期间经过的时钟循环数目，其方式是测量所述经滤波输出电压，在所述数字控制器中存储所述时钟循环数目并运用所述数字控制器控制所述升压电路以供应所述升压电流。通过使由所述升压电路供应到所述滤波器的校准电流乘以所述时钟循环数目乘以时钟周期并除以所述返回相位的持续时间来确定所述升压电流。在所述pll的启动相位期间确定所述升压电流。所述滤波器是包括多个滤波器级的低通滤波器。所述升压电流被分布到所述多个滤波器级中的每一个。所述fmcw是下啁啾波形，其中所述开始频率大于所述停止频率。当不存在所述升压电流时，所述pll的带宽小于将所述开始频率的过冲限制成低于阈值所需的临界带宽。

在另一实施例中，一种用于使快速啁啾锁相回路(pll)的返回时间升压的方法包括运用压控振荡器(vco)产生调频连续波形(fmcw)。所述vco对经滤波输出电压作出响应。运用分频器对所述fmcw进行分频以产生经分频频率波形。响应于参考频率波形与所述经分频频率波形之间的差而产生电荷泵电压。运用滤波器对所述电荷泵电压进行滤波以产生所述经滤波输出电压。数字控制器修改所述分频器的分频比以产生啁啾相位和返回相位。所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变。所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变。所述升压电路在所述返回相位期间供应升压电流，其中所述升压电流与所述返回相位的返回斜率成正比且与所述vco的vco增益成反比。

用于使快速啁啾锁相回路(pll)的返回时间升压的方法的方法的替代性实施例包括以下特征中的一个或其任何组合。通过运用校准电路对在从所述停止频率到所述开始频率的改变期间经过的时钟循环数目进行计数来确定所述升压电流，计数方式是测量所述经滤波输出电压，在所述数字控制器中存储所述时钟循环数目并运用所述数字控制器控制所述升压电路以供应所述升压电流。通过使由所述升压电路供应到所述滤波器的校准电流乘以所述时钟循环数目乘以时钟周期并除以所述返回相位的持续时间来确定所述升压电流。在所述pll的启动相位期间确定所述升压电流。对所述电荷泵电压进行滤波包括运用包括多个滤波器级的低通滤波器进行滤波。所述升压电流被分布到所述多个滤波器级中的每一个。在所述返回相位期间运用所述数字控制器控制所述升压电路。限制所述pll的所述带宽以最小化相位噪声。

在另一实施例中，一种用于使快速啁啾锁相回路(pll)的返回时间升压的方法包括运用所述pll产生调频连续波形(fmcw)。所述pll包括被配置成通过对电荷泵的电荷泵电压进行滤波来产生经滤波输出电压的低通滤波器。所述电荷泵对经分频fmcw与参考频率波形之间的差作出响应。所述fmcw包括啁啾相位和返回相位。所述啁啾相位包括所述fmcw从开始频率到停止频率的第一线性改变。所述返回相位包括所述fmcw从所述停止频率到所述开始频率的第二线性改变。在所述返回相位期间向所述低通滤波器供应升压电流，其中所述升压电流包括：在fmcw频率等于所述开始频率时从所述经滤波输出电压测量开始电压，将所述fmcw频率设定成所述停止频率，其中所述经滤波输出电压等于停止电压，停用所述电荷泵，向所述低通滤波器供应校准电流，并对在从所述停止电压到所述开始电压的改变期间经过的时钟循环数目进行计数，其中每一时钟循环具有时钟周期，将所述升压电流设定成等于所述校准电流乘以所述时钟循环数目乘以所述时钟周期且除以所述返回相位的持续时间，并启用所述电荷泵，并在后续返回相位期间供应所述升压电流。

用于使快速啁啾锁相回路(pll)的返回时间升压的所述方法的替代性实施例包括以下特征中的一个或其任何组合。在启动相位期间确定所述升压电流。在启动相位期间向所述低通滤波器供应所述校准电流，且在所述返回相位期间向所述低通滤波器供应所述升压电流。当不存在所述升压电流时，所述pll的带宽小于将所述开始频率的过冲限制成低于阈值所需的临界带宽。

虽然本文中参考具体实施例描述本发明，但是可以在不脱离如所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。因此，说明书和图式应视为具有说明性而非限制性意义，并且预期所有这些修改都包括于本发明的范围内。并不意图将本文中关于具体实施例所描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或要素。

除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元件。因此，这些术语未必意图指示这些元件在时间上的优先级或其它优先级。