应用于集成磁隔离芯片的边沿转换方法及编解码电路与流程

本发明涉及集成电路技术。

背景技术：

隔离器的作用是在医疗、通信、工业总线控制等场合中将电路系统中各具独立功能的电路模块隔离开来，避免了各功能模块之间的相互影响，保护敏感电路不受危险电压和电流的损坏。在图2、图3和图4中显示了两个地，即gnd1和gnd2，gnd1和gnd2可以处于不同电势。

长期以来大量使用的电路隔离器件是光耦器件，但是光耦器件寿命短、数据传输速率低、性能不稳定、体积过大，其缺点非常明显。

近十年来出现的一种新的隔离方式是使用片上集成变压器作为隔离器件进行隔离，也就是磁耦隔离。片上集成变压器加工在硅片上，变压器的原端线圈与副端线圈之间有一层隔离材料，从而起到隔离作用。磁耦隔离利用电磁感应定律，通过两个线圈之间的变化磁场实现了在隔离层上的数据通信。磁耦隔离具有寿命长、数据传输速率高、性能稳定、体积小等优点。

图1(a)是该类芯片架构的示意图，图中die1、die2和die3分别为编码器芯片、解码器芯片和硅基变压器芯片，die1和die2使用常规的cmos工艺设计，die3使用的是自主研发的制造工艺。die1、die2和die3这三块裸片集成在一个封装里面，它们之间通过封装线进行连接。

由于集成磁耦隔离器件体积小，线圈电感量小，原端线圈与副端线圈在高频段的耦合系数更高，更利于传输信号，所以一般要对输入的低频方波信号进行编码，对其频率进行提升，以利于其通过变压器进行传输。一种常用的提升频率的方法就是对输入的方波信号进行边缘检测，把方波信号的上升沿和下降沿转换为一个持续时间大约为两纳秒的短脉冲，当此脉冲通过变压器后，再把它们恢复为方波的上升沿或下降沿。这种方法有一个问题，就是如何区分上升沿和下降沿的问题。图1(b)为这一编解码过程的流程图。

文献【1】介绍了一种使用两个变压器分别传输上升沿脉冲和下降沿脉冲的方法，如图2所示。在该方案中，输入方波的上升沿和下降沿都分别被转换为一个单脉冲，然后这两个单脉冲分别用两个不同的变压器进行传输，通过变压器后，这两个单脉冲再分别被恢复为上升沿和下降沿。这种做法的缺点就是需要用到两个变压器，浪费了芯片面积。

文献【2】和文献【3】介绍了一种双-单脉冲编码方案，如图3所示。在该方案中，上升沿用双脉冲表示，下降沿用单脉冲表示。这种方案的缺点是解码电路需要辨认出双脉冲和单脉冲，双脉冲跟单脉冲之间需要有一定的距离，这样会影响到数据的传输速率(即输入方波信号的上升沿和下降沿之间要有一定距离，从而方波信号的频率不能太高)。同时，编码、解码电路相对来说会比较复杂。

经检索，现在市场上磁耦隔离产品的最大传输速率是150mbps(bps为bitpersecond，即比特每秒，应用于不归零信号，下同)，即75mhz方波频率(见文献【4】)。

参考文献：

[1]b.chen,j.wynne,andr.lkiger,“highspeeddigitalisolatorsusingmicroscaleon-chiptransformers,”elektronikmag.,2003.

[2]b.chen,“fullyintegratedisolateddc-dcconverterusingmicrotransformers,”inproc.23rdannualieeeappliedpowerelectronicsconf.,feb.2008,pp.335–338.[3]b.chen,“isolatedhalf-bridgegatedriverwithintegratedhigh-sidesupply,”inproc.ieeepowerelectronicsspecialistsconf.,jun.2008,pp.3615–3618.

[4]digital-isolator-product-selection-guide.pdf，

http://www.analog.com/media/en/technical-documentation/product-selector-card/digital-isolator-product-selection-guide.pdf

技术实现要素：

本发明所要解决的技术问题是，针对磁耦隔离技术，提出一种简单易行的编解码方案用于区分输入方波信号的上升沿和下降沿，实现减小芯片面积的同时提高数据的传输速率。

本发明解决所述技术问题采用的技术方案是，

应用于集成磁隔离芯片的边沿转换方法，其特征在于，包括下述步骤：

检测输入信号；

将上升沿转换为正脉冲，下降沿转换为负脉冲；或者，将上升沿转换为负脉冲，下降沿转换为正脉冲。

本发明还提供一种应用于集成磁隔离芯片的边沿转换编码电路，其特征在于，包括下述部分：

外部信号输入端；

第一与门，其一个输入端接外部信号输入端，另一个输入端接边沿检测电路的输出端，其输出端接变压器的原端绕组第一端；

第二与门，其一个输入端接边沿检测电路的输出端，另一个输入端接反相器的输出端，其输出端接变压器的原端绕组第二端；

边沿检测电路，其输入端接外部信号输入端；

反相器，其输入端接外部信号输入端；

变压器副端绕组的一端作为转换输出端，另一端接地。

第一与门的输出端通过延时电路接变压器，第二与门的输出端通过延时电路接变压器。

本发明还提供一种应用于集成磁隔离芯片的边沿转换解码电路，其特征在于，包括下述部分：

解码参考点，其通过第一电容与编码信号输入端连接；

串联于解码参考点和参考电压点之间的第一电阻r1、第二电容c2；

连接解码参考点和参考电压点的第二电阻r2；

第一比较器，其正性输入端接参考电压点，负性输入端接解码参考点，输出端接rs触发器的第一输入端；

第二比较器，其负性输入端接参考电压点，正性输入端接解码参考点，输出端接rs触发器的第二输入端；

rs触发器的输出端作为解码电路输出端。可选用rs触发器两个输出端之一。

本发明利用脉冲正负极性区分输入方波的上升沿和下降沿，编解码电路简单易行，并能大大提高信号传输速率。同时，实施该方案只需要一个变压器，芯片面积小。仿真验证表明该方案的数据传输速率能达到250mbps以上。

附图说明

图1为电路隔离器的芯片架构以及数据传输流程示意图，其中a为芯片架构示意图，b为数据传输流程图。

图2为正向单脉冲的双变压器编解码方案示意图。

图3为双-单脉冲编解码方案示意图。

图4为正负脉冲编解码方案示意图。

图5为编码器示意图。

图6为编码时序图。

图7为解码器示意图。

图8为解码时序图。

具体实施方式

参见图4，输入方波的上升沿和下降沿分别向变压器原端灌注正向和反向脉冲电流。灌注正向脉冲电流时，变压器的副端感生出正电压，出现一个正脉冲；灌注反向脉冲电流时，变压器副端感生出负电压，出现一个负脉冲。正脉冲和负脉冲被解码器分别恢复为方波的上升沿和下降沿。

图,5和图6分别为编码电路示意图及其编码时序图。图6给出了图5中各个节点(n1、n2、n3、n4、n5和n6)对应的波形。在图5中，输入的方波信号经过边沿检测电路后，其上升沿和下降沿都分别在n3处产生一个正向脉冲。在n4处，仅上升沿所产生的正向脉冲能出现；在n5处，仅下降沿所产生的正向脉冲能出现。当n4处出现正向脉冲时，n5处的电势为零，电流从n4流向n5，n6处感生出一个正向脉冲电压；当n5处出现正向脉冲时，n4处的电势为零，电流从n5流向n4，n6处感生出一个负向脉冲电压。n1到n5各节点电压及它们的时序关系见图六。

图7和图8分别为解码电路示意图及其解码时序图。图8给出了图7中各个节点(n1、n2、n3、n4、n5和q)对应的波形。图7中，共模参考电压vcm被设置为电源电压的一半。n1处为变压器副端所感生出来的电压，n2处电压为n1经过电容c1和c2分压后所得到的电压，它是一个以vcm为参考的脉冲电压。考虑到电容c1和c2的分压作用，n2处峰值电压vn2和n1处峰值电压vn1的关系为：

电阻r1和r2为电容c2提供放电通路，当没有脉冲到来时，n2处的电压等于vcm。r1与c2还一起构成了一个缓冲电路，此电路能减小n2处的电压振铃。

comp1和comp2为两个迟滞比较器，紧接着的是一个rs触发器，q为解码电路的输出。当正脉冲到来时，comp2输出一个正脉冲，n4短暂为1，n3保持为0，q被置位，输入方波的上升沿被恢复；当负脉冲到来时，comp1输出一个正脉冲，n3短暂为1，n4保持为0，输入方波的下降沿被恢复；当没有脉冲到来时，n3和n4同时为0，rs触发器保持当前状态。n1到q的各个节点电压及它们之间的时序关系见图8。

实际应用中，图5中的编码器所产生的正负脉冲宽度可设置为1到2纳秒，正负脉冲之间的距离也设置为1到2纳秒，实际传输数据率大于250mbps。该方案所提出的电路可以使用0.5微米集成电路制造工艺实现。