一种高线性度的低噪声放大器的制作方法

本发明涉及无线通信系统领域，尤其涉及一种高线性度的低噪声放大器。

背景技术：

低噪声放大器是指在射频集成电路中用来作为无线信号接收端的第一级放大器的具有低噪声系数的放大电路。低噪声放大器是无线通信系统收发机中必不可少的电路单元，广泛应用于移动通信、无线网络以及gps等各种无线通信系统接收终端中。低噪声放大器作为接收端的第一级放大器，它的性能对整个接收机的噪声、线性度等性能的影响无疑是最大的。

低噪声放大器的一个最重要的指标是噪声系数。其噪声系数表示了电路对放大信号中噪声的贡献，相同信号输入时噪声系数越小的电路对输出信号信噪比的影响越小，输出信号质量越高。现在常用的源简并结构通过合理的参数设计和输入输出匹配，都能达到一个较优的增益和噪声系数。

低噪声放大器还有一个非常重要的指标是功耗，其衡量标准是在电路没有输入信号的情况下静态电流的大小。通常在实际应用中，为了提高电流利用效率在功耗受限的条件下尽量提高增益与噪声性能，低噪声放大器放大管通常会被设计为大尺寸低偏置的工作状态，但低偏置也使得工作点附近放大管的跨导出现大幅度的变化，造成小信号输入时非线性的问题。

跨导是指在晶体管在一定的静态工作点，即一定的栅极偏压下，栅源极的小信号电压输入在漏源端产生的小信号电流的增益。而晶体管的跨导是随静态工作点变化的，即栅源极电压的变化会导致晶体管跨导的变化。因此幅度稍大的信号作用下，偏置点会随电压波形的变化而出现较大变化从而导致跨导值的变化，导致非线性的问题。

随着技术的进步和应用的需要，在一些无线通信系统中对线性度的要求也越来越高，低噪声放大器的线性度性能也越来越重要。pmos管与nmos管的多管互补叠加技术常用于对放大管跨导和跨导导数的补偿以提高线性度，利用pmos管与nmos管跨导和其一阶、二阶导数曲线的特性，通过调节偏置或bulk电压移动曲线波峰或波谷到特定位置，以达到对曲线特定位置补偿的效果。但此技术多是使放大管偏置在较高值，即放大管跨导较大而且处于较平坦位置，着重于对跨导的二阶导数曲线的补偿。其电路实现多使用pmos与nmos串联的反相器型放大结构用以补偿，并且多个不同偏置串联结构并联再次补偿。这种结构带来很多问题，比如反相器型放大器常工作于高功耗状态，高增益但输出阻抗低等。而对于低偏置的放大管，这种补偿方式收效甚微，在这种结构之中往往由于pmos小信号增益要低于nmos，所以达不到与n型的主放大管相反的跨导变化，即达不到补偿的效果，反而使非线性更强。

因此，本领域的技术人员致力于开发一种高线性度的低噪声放大器，能够在低功耗低偏置的条件下进行补偿，提高线性度。

技术实现要素：

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种结构简单，方便设计，易于实现易于实现的低功耗低偏置高线性度的低噪声放大器。

为实现上述目的，本发明提供了一种高线性度的低噪声放大器电路，其特征在于，包括主放大器电路、辅助放大器电路以及cascode电路，其中，所述主放大器电路包括第一nmos晶体管、第一电容、第一电阻、第一电感、第一偏置电压和第一接地点，所述辅助放大器电路包括pmos晶体管、第三电容、第四电容、第三电感、第四电感和第二接地点，所述cascode电路包括第二nmos晶体管、第二电容、第五电容、第二电阻、第三电阻、第二电感、第二偏置电压、第三偏置电压、第三接地点、电源电压，所述cascode电路通过导线连接所述主放大器电路和所述辅助放大器电路，所述主放大器电路通过导线连接所述辅助放大器电路。

进一步地，所述主放大器电路通过处于低偏置状态的所述第一nmos晶体管提供一个具有正导数的跨导，并承担主要的放大功能；

所述辅助放大器电路通过所述pmos晶体管提供一个具有负导数的跨导，并承担对所述主放大器电路补偿的作用；

所述cascode电路通过与所述第三电阻共栅极的所述第二nmos晶体管为所述主放大器电路和所述辅助放大器电路提供低阻负载以及提供高阻抗输出，并抑制弥勒效应。

进一步地，所述第一nmos晶体管的源极连接所述第一电感，形成源简并的放大器结构，提供主要的跨导增益；

所述第一nmos晶体管的漏极通过所述第三电容与所述pmos晶体管的源极相连接，作为所述主放大器电路和所述辅助放大器电路的电流叠加输出端。

进一步地，所述第三电感和所述第四电感为所述pmos晶体管提供直流通路，所述第三电容和所述第四电容为所述pmos晶体管提供隔绝直流作用并提供电阻较低的交流通路，使所述辅助放大器电路与所述主放大器电路在实现直流电流并联输出的同时，又能实现交流电流的同相位并联输出。

进一步地，所述辅助放大器电路将所述主放大器电路的具有正导数的跨导在阈值内补偿为一个恒定的值，在低功率的情况下提高了线性度。

进一步地，所述cascode电路还包括射频信号输入接口和射频信号输出接口。

进一步地，所述第二nmos晶体管的源极连接所述第一nmos晶体管的漏极为所述主放大电路提供直流电流；

所述第二nmos晶体管的源极连接所述第四电感为所述辅助放大器电路提供直流电流；

所述第二nmos晶体管通过所述第五电容交流接地。

进一步地，所述主放大器电路在所述第一nmos晶体管起放大作用的前提下并联所述辅助放大电路。

进一步地，所述第四电感一端连接所述pmos晶体管和所述第四电容，另一端连接所述第一nmos晶体管的漏极和所述第二nmos晶体管的源极。

进一步地，所述第四电感作为所述辅助放大器电路与所述第二nmos晶体管之间的匹配电感，消除所述第二nmos晶体管源极节点处的寄生电容带来的影响。

技术效果：

1.电路结构简单，主辅放大器两部分电路可分别设计调整参数互不影响，提高了电路的设计自由度和灵活性。

2.电路主体沿用源简并cascode结构，且大尺寸低偏置工作的主放大管，保证了其低功耗下低噪声和高增益的性能。

3.利用低偏置下pmos与nmos晶体管偏离静态工作点时跨导变化相反的特点，将放大电路在静态工作点附近一定范围内的跨导补偿为一个相对恒定值，提高了线性度。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是本发明的一个较佳实施例的电路结构图；

图2是本发明的一个较佳实施例的主放大器电路和辅助放大器分别的跨导曲线和相互补偿后的总跨导曲线图；

图3是本发明的一个较佳实施例的跨导导数曲线图。

其中，1-第一nmos晶体管，2-第二nmos晶体管，3-pmos晶体管，4-第一电容，5-第二电容，6-第三电容，7-第四电容，8-第五电容，9-第一电阻，10-第二电阻，11-第三电阻，12-第一电感，13-第二电感，14-第三电感，15-第四电感，16-第一偏置电压，17-第二偏置电压，18-第三偏置电压，19-电源电压，20-射频信号输入接口，21-射频信号输出接口，22-第一接地点，23-第二接地点，24-第三接地点。

具体实施方式

以下参考说明书附图介绍本发明的多个优选实施例，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。

在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。

如图1所示，本发明的高线性度的低噪声放大器电路，包括主放大器电路部分、辅助放大器电路部分及cascode管等其他部分。其中主放大器电路包括第一nmos晶体管(mn1)1、第一电容(c1)4、第一电阻(r1)9、第一电感(l1)12、第一偏置电压(vbias1)16和第一接地点22，辅助放大器电路包括pmos晶体管(mp1)3、第三电容(c3)6、第四电容(c4)7、第三电感(l3)14、第四电感(l4)15和第二接地点(22)，cascode电路包括第二nmos晶体管(mn2)2、第二电容(c2)5、第五电容(c5)8、第二电阻(r2)10、第三电阻(r3)11、第二电感(l2)13、第二偏置电压(vbias2)17、第三偏置电压(vbias3)18、第三接地点24、电源电压(vdd)19、射频信号输入接口(rfin)20和射频信号输出接口(rfout)21。

工作于较低的过驱动电压状态的大尺寸的第一nmos晶体管1起到主要的放大功能，其源极连接第一电感12构成源简并结构，为主放大器电路。pmos晶体管3与第三电感14、第四电感15构成辅助放大器的直流通路，并与主放大管第一nmos晶体管1并联，pmos晶体管3静态电流较低，增益较小，仅起到为主放大电路补偿的作用，第三电容6一端接pmos晶体管3漏极，另一端接第一nmos晶体管1漏极，将辅助放大器电路输出电流与主放大器电路输出电流合并进行补偿。

信号从第一nmos晶体管1与pmos晶体管3栅极输入，两个晶体管的跨导随偏置电压变化的曲线如图2所示，可以看到他们具有相反的变化趋势，且在补偿范围内跨导变化量较大。信号分别从两个放大电路的晶体管漏极输出，通过大电容第三电容6叠加在一起，从图2中更清楚的观察到在补偿区间内，补偿后跨导变化量较小，达到一个相对稳定的值。

主放大器电路与辅助放大器电路互相分离，几乎互不影响，增加了电路设计的自由度，电路设计与补偿的方法如下：

首先按要求的增益、噪声系数、功耗等约束条件设计一个源简并cascode结构的低噪声放大器。然后按图1所示电路连接辅助放大器电路，第三电容6、第四电容7、第三电感14、第四电感15应取较大值，由于pmos晶体管3不需要提供大增益，所以其直流电流设计为较小值，大约为第一nmos晶体管1直流值的十分之一，通过给予pmos晶体管3较低的合适的过驱动电压及尺寸来实现。通过仿真第一nmos晶体管1与pmos晶体管3及补偿后的跨导导数曲线，可以更直观的观察补偿的效果，如图3所示，三条曲线分别为补偿前后的跨导导数，图3中看到在设计的静态工作点附近第一nmos晶体管1的跨导导数是大于零的且极值较大，而pmos晶体管3则为负，那么通过移动pmos晶体管3跨导导数曲线及改变形状，可以将一定范围内的总跨导导数补偿至接近零的值。而对pmos晶体管3的偏置电压进行微调便可以移动其对应曲线至合适位置，对设计要求的范围内进行叠加补偿，如图3所示的补偿范围内叠加补偿后的导数曲线极值已相对较小。然后完成电路的输入输出匹配。至此，本实施例的电路设计与补偿完成。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。