一种可快速唤醒的自适应芯片电源开关网络电路的制作方法

[0001]
本发明属于芯片设计领域，尤其涉及一种可快速唤醒的自适应芯片电源开关网络电路。


背景技术：

[0002]
现有电源开关网络技术power switching network，用于芯片内部电源的唤醒控制，具体结构如图1所示:
[0003]
其中，vdd为常开不关断的电源网络电源网络，virtual vdd是可关断电源网络；pmos管作为电源开关，连接vdd和virtual vdd，实现对virtual vdd电源网络的开关控制。
[0004]
时延缓冲器delay buffer的级联形成了一个时延缓冲级联链条delay buffer daisy chain；唤醒信号(wakeup_n)沿着delay buffer daisy chain逐级传输至各个pmos电源开关，每经过一级时延缓冲器delay buffer，唤醒信号到达该级pmos开关的时间延迟一级。daisy chain上的pmos电源开关在时间上以一定的延迟逐个导通，避免了所有开关同时导通引起的浪涌电流in-rush current过大的问题，浪涌电流in-rush current指开关电源接通瞬间，流入开关电源的峰值电流；pmos电源开关逐级导通能够避免唤醒时vdd上ir压降过大的问题，从而保证了在唤醒期间，vdd电源保存的数据的完整性。
[0005]
现有电源开关网络技术power switching network电源开关网络的时延大，不能适用于快速唤醒的应用场景。从唤醒信号有效(wakeup_n由
‘1’
跳变为
‘0’
)到响应信号有效(ack_n由
‘1’
跳变为
‘0’
)的时间间隔是芯片唤醒所需的时间，唤醒时间是由级联链条的总延迟决定的。对于大规模集成电路soc芯片，掉电区通常包含大规模的晶体管数量，相应需要较多的pmos电源开关。因此现有技术power switching network结构需要较长的唤醒时间。


技术实现要素：

[0006]
针对于快速唤醒电源开关网络的应用场景，本发明提供了一种可快速唤醒的自适应芯片电源开关网络电路，包括：
[0007]
n条并行的级联链条；当所有级联链条都开启并传递至各级联链条的最后一级，睡眠唤醒完毕；
[0008]
一个嵌入式电压传感器，用于对电源网络vdd进行实时采样；
[0009]
比较器，用于将嵌入式电压传感器的输出的采样值与预先设置的ir压降阈值进行比较，当所述嵌入式电压传感器的输出的采样值小于所述ir压降阈值时，比较器输出信号变为有效，实现对vdd的ir压降进行实时观测。
[0010]
所述n条并行的级联链条包括：首条级联链条及n-1条级联链条；
[0011]
除首条级联链条外，n-1条级联链条中的每条级联链条包括一个或门，将n-1条级联链条中的每条级联链条的输人信号与比较器的输出信号相或；
[0012]
除首条级联链条外，n-1条级联链条中的每条级联链条包括一个与门，将n-1条级
联链条中的每条级联链条或门的输出信号与前级级联链条的输出信号相与。
[0013]
对于首条级联链条，唤醒信号wakeup_n直接驱动到所述首条级联链条的输入控制端；
[0014]
整个电源开关网络电路的输入唤醒信号wakeup_n为所述n条级联链条的输入信号；
[0015]
唤醒响应信号ack_n由n条级联链条的输出相或得到。
[0016]
数值n＝电路总pmos数量/每条级联链条的pmos数量，
[0017]
其中，总共需要的pmos数量由掉电区包含的晶体管数量规模经过电源完整性和可靠性分析确定；
[0018]
功能要求的系统唤醒响应的最大延迟为t1，每条daisy chain的延迟为t2，t2<t1；每条daisy chain的pmos数量，需考虑满足t2<t1的条件，并结合具体的芯片后端版图设计确定。
[0019]
与最接近的现有技术相比，本发明提供的技术方案具有以下有益效果：
[0020]
1、本发明提出了一种可快速唤醒的自适应芯片电源开关网络电路，相较于现有技术中的唤醒电路，能够保证有效控制浪涌电流in-rush current的前提下，尽量减少电源开关网络的时延，自适应的最大限度的提高唤醒相应速度，适用于高速唤醒的应用场景；
[0021]
2、本发明中可快速唤醒电源开关网络电路，增加了嵌入式电压传感器和比较器，通过对vdd的ir压降进行实时观测并调整电路，使得电源开关网络具有自我保护功能，保证了功能的可靠性。
[0022]
为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。
[0023]
说明书附图
[0024]
图1是本发明提供的现有技术中芯片电源开关网络的唤醒控制电路图；
[0025]
图2是本发明实施例提供的一种可快速唤醒的自适应芯片电源开关网络电路图。
具体实施方式
[0026]
以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。
[0027]
pmos管作为电源开关，连接常开不关断电源网络vdd和可关断电源网络virtual vdd，从而实现对virtual vdd电源网络的开关控制，pmos管的g端为1时，pmos管关断；它的g
端为0时，pmos管导通。
[0028]
唤醒信号wakeup_n，
‘0’
有效，表示唤醒。wakeup_n沿着时延缓冲级联链条delay buffer daisy chain逐级传输至各个pmos电源开关。
[0029]
本发明提供了一种可快速唤醒的自适应芯片电源开关网络电路，包括：
[0030]
n条并行的级联链条daisy chain；所述n条并行的级联链条包括：首条级联链条及n-1条级联链条；
[0031]
一个嵌入式电压传感器built-in voltage sensor，用于对vdd进行实时采样；
[0032]
比较器comparator，用于将嵌入式电压传感器的输出的采样值与预先设置的ir压降阈值进行比较，实现对vdd的ir压降进行实时观测；当所述嵌入式电压传感器的输出的采样值小于所述ir压降阈值时，比较器输出信号变为有效；
[0033]
进一步的，除首条级联链条外，n-1条级联链条中的每条包括一个或门，将n-1条级联链条中的每条级联链条的输人信号与比较器的输出信号相或；
[0034]
除首条级联链条外，n-1条级联链条中的每条包括一个与门，将n-1条级联链条中的每条级联链条或门的输出信号与前级级联链条的输出信号相与；
[0035]
唤醒信号(wakeup_n)直接驱动到首条级联链条输入控制端；
[0036]
在n条级联链条的输出端连接一个或门，唤醒响应信号(ack_n)由n条级联链条的输出相或得到。
[0037]
当所有级联链条都开启并传递至各级联链条的最后一级，睡眠唤醒完毕。
[0038]
n＝总共需要的pmos数量/每条daisy chain的pmos数量；
[0039]
其中，总共需要的pmos数量由掉电区包含的晶体管数量规模经过电源完整性和可靠性分析确定；
[0040]
功能要求的系统唤醒响应的最大延迟为t1，每条daisy chain的延迟为t2，t2<t1；每条daisy chain的pmos数量，需考虑满足t2<t1的条件，并结合具体的芯片后端版图设计确定。
[0041]
实施例
[0042]
本实施例提供了一种可快速唤醒的自适应芯片电源开关网络电路，如图2所示，n取4为例，包括：
[0043]
4条并行的级联链条daisy chain；唤醒信号(wakeup_n)直接驱动到首条daisy chain输入控制端；
[0044]
第2条daisy chain、第3条daisy chain、第4条daisy chain中的每条包括一个或门，将第2、3、4条daisy chain的输人信号与比较器的输出信号相或；
[0045]
第2、3、4条daisy chain分别包括一个与门，将每条daisy chain或门的输出信号与前级级联链条的输出信号相与，每条daisy chain与门的输出连接所属daisy chain的pmos管。
[0046]
嵌入式电压传感器voltage sensor输入连接在vdd电源导轨；
[0047]
嵌入式电压传感器输出连接在比较器的输入，比较器comparator的输出与第2、3、4条级联链条的或门输入连接；
[0048]
比较器将voltage sensor的输出vdd sample value与预先设置的ir压降阈值ir drop margin做比较；芯片唤醒时，唤醒信号wakeup_n跳变为
‘0’
，开启每个daisy chain，并
沿着4条daisy chain开始传输，vdd sample value大于ir压降阈值ir drop margin，输出信号为0；
[0049]
当vdd sample value小于vdd ir drop margin时，比较器输出信号vdd shutoff变为有效(跳变为
‘1’
)；
[0050]
daisy chain开启过程中，如果vdd和virtual vdd之间的电流过大，会导致vdd出现较大的ir drop；通过voltage sensor对vdd的连续采样，实时观测vdd的ir drop情况；
[0051]
当vdd的ir drop接近ir压降阈值ir drop margin时，比较器的输出信号vdd shutoff跳变为1，比较器的输出有效通过或门屏蔽了唤醒使能信号，从而关闭并行的daisy chain；
[0052]
在这种场景下，4条daisy chain通过与门自动恢复成一条串联的链条；在这条串联的链条上，唤醒信号没有传播到的电源开关都自动关闭，电流变小，vdd自动恢复正常；
[0053]
当vdd恢复正常后，比较器输出信号vdd shutoff恢复为0，比较器输出信号无效，or gate被打开，daisy chain自动恢复成并行加速状态。
[0054]
唤醒响应信号ack_n，连接在delay buffer daisy chain的最后一级。为
‘0’
时，当所有chain都开启并传递至各chain的最后一级，ack_n跳变为
’0’
，表示wakeup_n已经沿着daisy chain传递至最后一级；此时，所有pmos开关都已导通，唤醒操作完毕。
[0055]
如此，本发明中基于改进的电源开关网络，将现有技术中一条串行的daisy chain分成n条并行的daisy chain，能够自适应的安全达到最快的芯片唤醒响应。
[0056]
除非另外具体陈述，术语比如处理、计算、运算、确定、显示等等可以指一个或更多个处理或者计算系统、或类似设备的动作和/或过程，所述动作和/或过程将表示为处理系统的寄存器或存储器内的物理(如电子)量的数据操作和转换成为类似地表示为处理系统的存储器、寄存器或者其他此类信息存储、发射或者显示设备内的物理量的其他数据。信息和信号可以使用多种不同的技术和方法中的任何一种来表示。例如，在贯穿上面的描述中提及的数据、指令、命令、信息、信号、比特、符号和码片可以用电压、电流、电磁波、磁场或粒子、光场或粒子或者其任意组合来表示。
[0057]
应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。
[0058]
在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。
[0059]
本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现
所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。
[0060]
结合本文的实施例所描述的方法或者算法的步骤可直接体现为硬件、由处理器执行的软件模块或其组合。软件模块可以位于ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、移动磁盘、cd-rom或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质连接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于asic中。该asic可以位于用户终端中。当然，处理器和存储介质也可以作为分立组件存在于用户终端中。
[0061]
对于软件实现，本申请中描述的技术可用执行本申请所述功能的模块(例如，过程、函数等)来实现。这些软件代码可以存储在存储器单元并由处理器执行。存储器单元可以实现在处理器内，也可以实现在处理器外，在后一种情况下，它经由各种手段以通信方式耦合到处理器，这些都是本领域中所公知的。
[0062]
上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。