分频器的制作方法

本发明涉及一种分频器，特别是一种多模块态的分频器电路。

背景技术：

分频器广泛运用于现代的无线通信系统中，在一些分频器的电路结构中，涟波计数器被用于频率分割。然而，当涟波计数器中的计数器数量越来越多，延迟的问题也会越来越严重。

技术实现要素：

本发明的实施例公开一种分频器，此分频器包含一涟波计数单元，一重新载入信号输出单元和一状态延展单元。涟波计数单元配置为用以根据时脉信号输出多个分频信号。重新载入信号输出单元耦接至涟波计数单元，且配置为用以判断涟波计数单元是否处于终止状态，并依据分频信号和遮罩信号输出重新载入信号。状态延展单元耦接至涟波计数单元和重新载入信号输出单元，且配置为用以依据重新载入信号发送遮罩信号。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1为根据本发明一实施例的分频器的方块图；

图2为根据本发明一实施例的分频器的信号-时间关系图；

图3为根据本发明一实施例的状态延展单元的方块图；

图4为根据本发明一实施例的状态延展单元的信号-时间关系图；

图5为根据本发明另一实施例的状态延展单元的方块图。

图中元件标号说明：

10：分频器

102：涟波计数单元

104：重新载入信号输出单元

106、106a、106b：状态延展单元

1041：组合逻辑电路

1043：d型触发器

c1～c4：时脉信号周期

clk：时脉信号

cmp：比较器

d1～d3：d型触发器

d1in1～d3in1：第一输入节点

d1in2～d3in2：第二输出节点

d1in3～d3in3：第三输入节点

d1out～d3out：输出节点

fd1、…、fdn：分频信号

lc：漏电电容

mk：遮罩信号

ps：电源

rel：重新载入信号

s1：第一信号

sw：开关

t1～t3：时脉信号周期

verf1：参考电压

具体实施方式

请参考图1，图1为根据本发明一实施例的分频器方块图，分频器10包括一涟波计数单元102，一重新载入信号输出单元104和一状态延展单元106。

涟波计数器102配置为用以接收一时脉信号clk并输出多个分频信号fd1～fdn，其中分频信号fd1～fdn的频率为时脉信号clk的1/n，在不同的分频信号中，n可为不同的整数。本领域技术人员可以各种方式实现涟波计数单元102。在一实施例中，涟波计数单元102包括多个d型触发器以串接方式耦接，且配置为用以个别地输出分频信号fd1～fdn。

重新载入信号输出单元104耦接至涟波计数单元102，重新载入信号输出单元104配置为用以接收时脉信号clk、一遮罩信号mk和一分频信号fd1～fdn，并根据时脉信号clk、遮罩信号mk和分频信号fd1～fdn输出一重新载入信号rel。明确来说，重新载入信号输出单元104能依据时脉信号clk、遮罩信号mk和分频信号fd1～fdn判断涟波计数单元102是否在一终止状态，当重新载入信号输出单元104判断涟波计数单元102在终止状态时，重新载入信号输出单元104可输出“true”(例如：数字的1)做为重新载入信号rel。在一实施例中，重新载入信号输出单元104包括一组合逻辑电路1041(即此实施例中的一多输入或非门)和一d型触发器1043，多输入或非门1041配置为用以接收遮罩信号mk和分频信号fd1～fdn，并根据遮罩信号mk和分频信号fd1～fdn输出一第一信号s1。在一实施例中，多输入或非门可以多个或非门(norgate)和与非门(nandgate)(即双输入或非门和与非门)以串接方式耦接来实施。d型触发器1043耦接至多输入或非门，d型触发器1043配置为用以接收时脉信号clk和第一信号s1，并依据时脉信号clk和第一信号s1输出重新载入信号rel。重新载入信号被传送至涟波计数单元102，涟波计数单元102依据重新载入信号rel判断是否重置并载入一新的时脉信号，其中新的时脉信号可能与时脉信号clk不同。举例来说，如果重新载入信号rel指示涟波计数单元102在一终止阶段，涟波计数单元102可重置并重新载入一新的时脉信号。

状态延展单元106耦接至涟波计数单元102和重新载入信号输出单元104，状态延展单元106配置为用以接收重新载入信号rel和时脉信号clk，并依据重新载入信号rel和时脉信号clk输出遮罩信号mk。明确来说，遮罩信号mk用于延长涟波计数单元102的终止状态。

接着，关于分频器的原理请参照图2，图2为本发明实施例中分频器10的信号-时间关系图。在此实施例中，分频信号fd1的频率为时脉信号clk频率的1/2，分频信号fd2的频率为时脉信号clk频率的1/4，分频信号fd3的频率为时脉信号clk频率的1/8，依此类推。当分频信号fd1～fdn和遮罩信号mk位于低电位时，第一信号s1为高电位。换句话说，当任一分频信号fd1～fdn和遮罩信号位于高电位时，第一信号s1为低电位。如图2所示，在t1时，分频信号fd1～fdn和遮罩信号位于低电位，且第一信号s1进入持续一个时脉周期的高电位。在t2时，重新载入信号rel进入持续一个时脉周期的高电位。在t3时，遮罩信号进入持续一或多个时脉周期的高电位。在遮罩信号mk位于高电位的期间，第一信号s1无视于分频信号fd1～fdn而位于低电位，举例来说，在此实施例中涟波计数单元102配置为用以当重新载入信号rel进入高电位时，输出数字的“000…01”作为分频信号fd1～fdn(即分频信号fd1～fd(n-1)为0，且分频信号fdn为1)。然而，由于涟波计数单元102中第n个涟波计数器的长延迟，第n个涟波计数器所输出的分频信号fdn有可能在重新载入之后位于低电位(即数字的0)。这会造成在没有遮罩信号mk时，第一信号s1不该位于高电位却位于高电位。通过调整遮罩信号mk的脉冲宽度，这些当遮罩信号mk位于高电位的期间由涟波计数单元102所产生异常输出能被遮蔽。

请参照图3，图3为本发明实施例中状态延展单元的方块图，状态延展单元106a包括多个阶的d型触发器d1～d3并以串接方式耦接，每一d型触发器d1～d3包括一第一输入节点d1in1～d3in3、一第二输入节点d1in2～d3in2、一第三输入节点d1in3～d3in3和一输出节点d1out～d3out。d型触发器d1～d3的第一阶d1中的第一输入节点d1in1耦接至用以代表数字0的一参考电压vref(例如:接地)。d型触发器d1～d3最后一阶d3中的输出节点d3out配置为用以输出遮罩信号mk，且耦接至重新载入信号输出单元104。d型触发器d1～d3中的第二输入节点d1in2～d3in2配置为用以接收时脉信号clk。第三输入节点d1in3～d3in3配置为用以接收重新载入信号rel或与重新载入信号相关联的信号，例如：重新载入信号rel的一反向信号。位于第一阶d1和最后一阶d3之间的一或多阶d2，第一输入节点d2in1耦接至前一阶d1的输出节点d1out，且输出节点d2out耦接至下一阶d3的第一输入节点d3in1。d型触发器d1～d3能依据重新载入信号rel或与重新载入信号相关联的信号判断是否强制输出节点d1out～d3out的输出为1。当d型触发器d1～d3没有强制输出节点d1out～d3out的输出为1时，输出节点d1out～d3out的输出是依据输入至第一输入节点d1in1～d3in1的信号和时脉信号clk来决定。

请参照图4，图4为本发明实施例中状态延展单元的信号-时间关系图。在时脉周期c1期间，输出节点d1out～d3out的输出信号因重新载入信号rel进入高电位而被强制为输出1。在接下来的三个时脉周期c2～c4，因重新载入信号rel进入低电位，输出节点d1out～d3out的输出信号依序变为111、011、001和000，其中0是指数字0，代表低电位，且1是指数字1，代表高电位。因此能产生维持四个时脉周期高电位的遮罩信号mk。

请参照图5，图5为本发明另一实施例中状态延展单元的方块图，状态延展单元106b包括一电源ps、一开关sw、一漏电电容lc和一比较器cmp。

电源ps可为一电压源或一电流源，开关sw的一第一节点耦接至电源ps，开关sw依据重新载入信号rel来决定开启或关闭。在此实施例中，当重新载入信号rel位于高电位时，开关sw开启(即处于短路状态)，而当重新载入信号rel位于低电位时，开关sw关闭(即处于开路状态)。

漏电电容lc的一第一节点耦接至开关sw的一第二节点，漏电电容lc的一第二节点接地。在一实施例中，漏电电容lc可以晶体管电容的方式来实施，例如：一pfet电容。

比较器cmp的一第一输入节点耦接至开关sw的第二节点和漏电电容lc的第一节点，比较器cmp的一第二输入节点耦接至参考电压vref1，比较器cmp的一输出节点配置为用以输出遮罩信号mk。比较器cmp比较漏电电容lc与参考电压vref1的电压，如漏电电容lc的第二节点的电压大于参考电压vref1，则比较器cmp输出高电位(即数字的1)作为遮罩信号mk；当漏电电容lc的第二节点的电压不大于参考电压vref1，则比较器cmp输出低电位(即数字的0)为遮罩信号mk。

接着说明状态延展单元106b的原理，当重新载入信号rel进入高电位时，开关sw开启，且电源ps对漏电电容lc充电。当漏电电容的电压充电至大于参考电压vref1时，比较器cmp输出“1”作为遮罩信号mk。在开关sw因为重新载入信号rel转为低电位而关闭后，漏电电容开始漏电。当漏电电容lc的电压因漏电而不大于参考电压vref时，比较器cmp输出“0”作为遮罩信号mk。亦即，从漏电电容lc的电压充电至大于参考电压vref1开始到因漏电而不大于参考电压为止的期间，遮罩信号mk为“1”。遮罩信号mk维持在“1”的时间长短取决于所选择的参考电压vref1及/或漏电电容lc。

再次申明，上述所提及的“高电位”和“低电位”分别是指一“数字的高电位”和“数字的低电位”，且等同于“1(数字的1)”和“0(数字的0)”。

总结来说，本发明的状态延展单元基于重新载入信号产生一遮罩信号，将此遮罩信号供给至重新载入信号输出单元。遮罩信号能遮蔽由涟波计数单元所产生的异常信号，进一步避免组合逻辑电路因此异常信号所产生的突波。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。