1.一种带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，包括使能电路、第一级反相逻辑、第二级反相逻辑、第三级反相逻辑和第四级反向逻辑，所述使能电路具有使能信号se及其反向信号sen的输出端且与第一级反相逻辑的输入端相连，所述第一级反相逻辑还分别具有扫描信号si的输入端、输入数据d的输入端、置位信号s的输入端以及时钟cp的输入端且具有信号ml_a的输出端，所述第二级反相逻辑用于在时钟cp的控制下将信号ml_a生成信号sl_b输出，所述第三级反相逻辑用于在时钟cp、置位信号s的控制下将信号sl_b生成信号sl_a输出，所述第四级反向逻辑用于将信号sl_a反向后输出信号q。
2.根据权利要求1所述的带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，所述第一级反相逻辑包括第一pmos管mp1、第二pmos管mp2、第一nmos管mn1，第七pmos管mp7、第八pmos管mp8、第九pmos管mp9、第七nmos管mn7、第八nmos管mn8、第九nmos管mn9、第十一pmos管和第十一nmos管；第一pmos管mp1的源极pg1连接第九pmos管mp9的漏极pd9，第一pmos管mp1的漏极pd1与第二pmos管mp2的源极ps2相连；第一pmos管mp1的栅极pg1与第一nmos管mn1的栅极ns1相连，由数据输入d驱动；第二pmos管mp2的漏极pd2与第一nmos管mn1的漏极nd1相连，并作为第一级反相逻辑的数据输出端ml_a；第二pmos管mp2的栅极pg2由时钟cp驱动；第一nmos管mn1的源极ns1与第九nmos管mn9的漏极nd9相连；第九pmos管mp9的源极ps9连接第十一pmos管mp11的漏极pd11；第九pmos管mp9的栅极pg9由使能信号se驱动；第七pmos管mp7的源极ps7连接第第十一pmos管mp11的漏极pd11；第七pmos管mp7的漏极pd7与第八pmos管mp8的源极ps8相连；第七pmos管mp7的栅极pg7又扫描信号si驱动；第八pmos管mp8的漏极pd8与第二pmos管mp2的源极ps2相连；第八pmos管mp8的栅极pg8有使能信号sen驱动；第十一pmos管mp11的源极ps11连接vdd；第十一pmos管mp11的栅极pg11由置位信号s驱动；第九nmos管mn9的源极ns9接地vss；第九nmos管mn9的栅极ng9由使能信号sen驱动；第七nmos管mn7的源极ns7接地；第七nmos管mn7的栅极ng7由扫描信号si驱动；第七nmos管mn7的漏极nd7与第八nmos管mn8的源极ns8相连；第八nmos管mn8的漏极nd8与第二pmos管mp2的漏极pd2相连，驱动第一级反相逻辑的数据输出ml_a；第八nmos管mn8的栅极ng8由使能信号se驱动；第十一nmos管mn11的漏极nd11驱动数据输出ml_a；第十一nmos管mn11的源极ns11接地vss；第十一nmos管mn11的栅极ng11由置位信号s驱动。
3.根据权利要求1所述的带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，所述第二级反相逻辑包括第三pmos管mp3、第五pmos管mp5、第二nmos管mn2和第三nmos管mn3，第五pmos管mp5的源极ps5连接电源vdd，第五pmos管mp5的漏极pd5与第三pmos管mp3的源极ps3相连；第五pmos管mp5的栅极pg5与第三nmos管mn3的栅极ng3相连，并作为第二级反相器的数据输入，由第一级反相逻辑数据输出的信号ml_a驱动；第三pmos管mp3的漏极pd3与第二nmos管mn2的漏极nd2相连，并作为第二级反相逻辑的输出端sl_b；第三pmos管mp3的栅极pg3与第二nmos管mn2的栅极ng2相连，由时钟cp驱动；第三nmos管mn3的漏极nd3与第二nmos管mn2的源极ns2相连；第三nmos管mn3的源极ns3接地vss。
4.根据权利要求1所述的带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，所述第三级反相逻辑包括第四pmos管mp4、第五nmos管mn5、第四nmos管mn4、第十二pmos管和第十二nmos管，第四poms管mp4的源极pg4与第十二pmos管mp12的漏极pd12相连；第四pmos管mp4的漏极pd4与第五nmos管mn5的漏极nd5相连，并作为第三级反相逻辑的数据输出端以输出信号sl_a；第四pmos管mp4的栅极pg4与第四nmos管mn4的栅极ng4相连，并作为第三级反相逻辑的数据输入端，由第二级反相逻辑的数据输出sl_b驱动；第四nmos管mn4的源极ns4接地vss；第四nmos管mn4的漏极nd4与第五nmos管mn5的源极ns5相连；第五nmos管的栅极ng5由时钟cp驱动；第十二pmos管mp12的源极ps12连接vdd；第十二pmos管mp12的栅极pg12由置位信号s驱动；第十二nmos管mn12的漏极nd12驱动数据输出以输出信号sl_a；第十二nmos管mn12的源极ns12连接vss；第十二nmos管mn12的栅极ng12由置位信号s驱动。
5.根据权利要求1所述的带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，所述第四级反相逻辑为驱动增强反相器，由第六pmos管mp6与第六nmos管mn6构成,第六pmos管mp6的源极ps6连接vdd；第六nmos管mn6的源极ns6连接vss；第六pmos管mp6的栅极pg6与第六nmos管mn6的栅极ng6相连，由第三级反相逻辑输出的信号sl_a驱动；第六pmos管mp6的漏极pd6与第六nmos管mn6的漏极nd6相连作为第四级反相逻辑的输出信号q。
6.根据权利要求1所述的带扫描结构的无毛刺异步置位tspc型d触发器，其特征在于，所述使能电路由第十pmos管mp10与第十nmos管mn10构成，第十pmos管mp10的源极ps10连接vdd；第十pmos管mp10的栅极pg10由使能输入se驱动；第十pmos管mp10的漏极pd10与第十nmos管mn10的漏极nd10相连，共同驱动使能信号se的反向信号sen；第十nmos管mn10的源极ns10接地vss；第十nmos管mn10的栅极ng10由输入的使能信号se驱动；输入的使能信号se同时也直接作为输出信号。