具有相位失真补偿的放大器装置和其制造方法与流程

本文所描述的主题的实施例总体上涉及放大器，并且更具体地说涉及在各种应用中使用的射频(rf)功率放大器。

背景技术：

通常，放大器用于增加信号的功率。例如，放大器可用于将低功率射频(rf)信号转换成更高功率的rf信号，以驱动发射器的天线。在这种情况下，放大器可以实施为rf发射系统使用的总功率放大器的一部分。

功率放大器往往消耗发射系统所消耗的总功率的很大一部分。因此，功率放大器的效率(即放大器输出信号的功率除以放大器消耗的总功率)是设计者们一直致力于提高的放大器质量要素。

另一项重要的放大器参数为线性度。通常，放大器线性度是衡量与施加到放大器输入的输入信号相比输出信号的准确度(特别是在产生高功率时)的度量，。遗憾的是，许多具有较高理论功率效率的放大器设计，如例如广泛使用的多尔蒂(doherty)放大器，其线性度可能相对较差。例如，一些放大器的输入阻抗随功率和效率的变化可能较显著。这种变化可以导致输出显著的失真。

作为一个具体示例，一些多尔蒂放大器的实施方案使用具有显著非线性输入阻抗变化的晶体管。这种非线性变化可能会导致相位/幅度电流组合不匹配，并在多尔蒂放大器中会产生显著的am/pm失真。这可能会降低多尔蒂放大器的总体效率和/或功率性能。因此，仍需要能够提供相对高的效率和相对高的线性度的放大器，特别是对于高功率rf应用。

技术实现要素：

根据本发明的第一方面，提供一种多尔蒂放大器装置，其包括：

载波放大器，所述载波放大器包括载波放大器输入和载波放大器输出；

第一峰化放大器，所述第一峰化放大器包括第一峰化放大器输入和第一峰化放大器输出，所述第一峰化放大器另外包括第一本征输入电容；

第二峰化放大器，所述第二峰化放大器包括第二峰化放大器输入和第二峰化放大器输出，所述第二峰化放大器另外包括第二本征输入电容；以及

相位失真补偿电路，所述相位失真补偿电路包括：

π型网络，所述π型网络耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络包括与所述第一本征输入电容并联的第一并联电感和与所述第二本征输入电容并联的第二并联电感，并且另外包括耦接于所述第一并联电感与所述第二并联电感之间的第一相移电感；以及

控制负载电路，所述控制负载电路耦接到所述π型网络。

在一个或多个实施例中，所述π型网络进一步包括耦接到所述第一并联电感的第一阻断电容器和耦接到所述第二并联电感的第二阻断电容器。

在一个或多个实施例中，所述多尔蒂放大器装置进一步包括装置封装体，并且其中所述第一并联电感、所述第二并联电感、所述第一阻断电容器和所述第二阻断电容器在所述至少一个集成无源装置ipd管芯上形成为集成无源装置，并且其中将所述ipd管芯与所述第一峰化放大器和所述第二峰化放大器一起安装在所述装置封装体内。

在一个或多个实施例中，所述π型网络包括所述第一本征输入电感和所述第二本征输入电感。

在一个或多个实施例中，所述π型网络在所述第一峰化放大器与所述第二峰化放大器之间提供相位预失真。

在一个或多个实施例中，所述π型网络在指定带宽上提供相位恒定的阻抗匹配网络。

在一个或多个实施例中，所述π型网络在指定带宽上提供相位扩展的阻抗匹配网络。

在一个或多个实施例中，所述多尔蒂放大器装置进一步包括第一输入相移器，所述第一输入相移器耦接于所述载波放大器输入与所述第一峰化放大器输入之间，其中所述第一输入相移器向施加到所述第一峰化放大器的信号提供第一90度相移，并且其中所述第一相移电感向施加到所述第二峰化放大器的信号提供另外的90度相移。

在一个或多个实施例中，所述控制负载电路包括以下中的至少一个：耦接到接地的l型网络；耦接到接地的t型网络；耦接到接地的高通t型网络；以及耦接到接地的第二π型网络。

根据本发明的第二方面，提供一种制造多尔蒂放大器装置的方法，所述方法包括：

将至少第一输入引线耦接到封装体衬底；

将至少第一输出引线耦接到所述封装体衬底；

将至少一个晶体管管芯耦接到所述封装体衬底，其中所述至少一个晶体管管芯包括载波放大器、第一峰化放大器和第二峰化放大器，所述第一峰化放大器包括第一峰化放大器输入和第一本征输入电容，并且所述第二峰化放大器包括第二峰化放大器输入和第二本征输入电容；

将至少一个集成无源装置ipd管芯耦接到所述至少一个晶体管管芯与所述至少一个第一输入引线之间的所述封装体衬底，其中所述集成无源装置管芯包括一个或多个整体形成的集成无源装置；以及

将相位失真补偿电路耦接到所述第一峰化放大器和所述第二峰化放大器，所述相位失真补偿电路包括：

π型网络，所述π型网络耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络包括与所述第一本征输入电容并联的第一并联电感和与所述第二本征输入电容并联的第二并联电感，并且另外包括耦接于所述第一并联电感与所述第二并联电感之间的第一相移电感；以及

控制负载电路，所述控制负载电路耦接到所述π型网络。

在一个或多个实施例中，所述π型网络进一步包括耦接到所述第一并联电感的第一阻断电容器和耦接到所述第二并联电感的第二阻断电容器。

在一个或多个实施例中，所述第一并联电感、所述第二并联电感、所述第一阻断电容器和所述第二阻断电容器在所述至少一个ipd管芯上形成为集成无源装置。

在一个或多个实施例中，所述π型网络包括所述第一本征输入电感和所述第二本征输入电感。

在一个或多个实施例中，所述第一相移电感向施加到所述第二峰化放大器的信号提供90度相移。

在一个或多个实施例中，所述控制负载电路包括以下中的至少一个：耦接到接地的l型网络；耦接到接地的t型网络；耦接到接地的高通t型网络；以及耦接到接地的第二π型网络。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

当结合以下附图考虑时，可以通过参考详细说明和权利要求得出对主题更彻底的理解，其中贯穿附图，相似的附图标记指代类似的元件。

图1是根据示例实施例的多尔蒂放大器的示意图；

图2是根据示例实施例的多尔蒂放大器的示意图；

图3a和3b是根据示例实施例的示例性多尔蒂放大器的部分的电路图；

图4a、4b、4c、4d和4e是根据示例实施例的示例性控制负载电路的电路图；

图5是根据示例性实施例的包括放大器的一部分的示例经封装装置的示意图；

图6a和6b是表示示例性输入阻抗的史密斯圆图；

图7a、7b、7c和7d是示出根据示例实施例的多尔蒂放大器工作的图；并且

图8是根据示例实施例的用于制造经封装多尔蒂放大器装置的方法的流程图。

具体实施方式

本文所描述的实施例可以提供放大器，具体地为性能改进的射频(rf)放大器。具体地说，本文所描述的放大器包括相位失真补偿电路，所述相位失真补偿电路可以补偿输入阻抗变化，如果未进行补偿，所述变化可能导致效率和功率性能降低。

在一个具体实施例中，所述相位失真补偿电路用于补偿具有两个或更多个峰化放大器的多尔蒂放大器的峰化放大器中的输入阻抗变化。在这种实施例中，所述相位失真补偿电路可以以有助于改善多尔蒂放大器的载波级与峰化级之间的相位保持的方式来吸收所述峰化放大器的非线性输入阻抗。在一些实施例中，对所述相位失真补偿电路的这一使用可以提高多尔蒂放大器中效率和功率性能。此外，在一些实施例中，对相位失真补偿电路的这一使用可以通过降低多尔蒂放大器的am/pm失真来提供改进的宽带性能。

现在转向图1，示出了示例性放大器100的一部分的示意图。放大器100包括载波放大器102(包括一个或多个载波晶体管)、第一峰化放大器104(包括一个或多个第一峰化晶体管)、第二峰化放大器106(包括一个或多个第二峰化晶体管)、相位失真补偿电路108、rf输入节点110和输出负载节点112。应该注意，放大器100是放大器的一部分的简化表示，并且在更典型的实施方案中，放大器100将包括未在图1中示出的另外的特征。

根据本文所描述的实施例，相位失真补偿电路108耦接到第一峰化放大器104和第二峰化放大器106两者的输入。总的来说，这种相位失真补偿电路108被配置成补偿第一峰化放大器104和第二峰化放大器106的输入阻抗变化。

如上所述，在典型实施例中，第一峰化放大器104和第二峰化放大器106可以包括明显的输入阻抗。例如，在典型实施例中，放大器104和106中的每一个放大器可以使用一个或多个晶体管来实施，并且所述晶体管可以各自具有本征输入电容。例如，在这些晶体管包括场效应晶体管(fet)的实施例中，每个晶体管可以具有本征栅极电容，所述本征栅极电容通常表示为cgs。此外，在一些实施例中，这些本征输入阻抗可以具有显著的变化，这些变化包括非线性变化。在一些实施例中，输入阻抗中的所述非线性变化可以包括依赖于电压和频率的非线性变化。所述输入阻抗中的这种非线性变化可导致载波放大器102、第一峰化放大器104和第二峰化放大器106中的相位/幅度电流组合不匹配。这种不匹配的相位/幅度电流组合可以在放大器100的输出中引起显著的失真，这种失真包括am/pm失真。这可能会降低放大器100的总体效率和/或功率性能。

为了补偿所述失真，相位失真补偿电路108被配置成至少部分地吸收峰化放大器104和峰化放大器106的本征输入阻抗的非线性变化。例如，相位失真补偿电路108可以通过在第一峰化放大器104与第二峰化放大器106之间提供相位预失真来吸收所述非线性变化。在一个示例中，相位失真补偿电路108会产生扩展特性，所述扩展特性对载波放大器102的相位变化进行跟踪。具体地，载波放大器102的输入相位往往随着所述峰化放大器开始工作的功率电平而增加。这种相位增加是密勒效应(millereffect)的结果，因为随着多尔蒂放大器100中的有源负载牵引原理使得载波放大器102的负载移向功率更大/增益更小的区域，载波放大器102中的增益开始压缩。

在一个实施例中，相位失真补偿电路108包括π型网络(pi-network)(例如图2的π型网络222)，所述π型网络耦接到控制负载电路(如图2中的控制负载电路224和串联电路，所述控制负载电路224可以被定义为包括两条并联电路的电路网络，并且所述串联电路耦接在所述两条并联电路之间)。该π型网络耦接在第一峰化放大器104的输入与第二峰化放大器106的输入之间，并且所述控制负载电路耦接到所述π型网络。

所述π型网络可以至少包括以型π(pi)配置布置的第一并联电感(例如图3的电感352)、第二并联电感(例如图3的电感354)和第一相移电感(例如图3的电感356)。在这种实施例中，可以将所述第一并联电感实施为与第一峰化放大器104的第一本征输入电容串联。同样地，可以将所述第二并联电感实施为与第二峰化放大器106的第二本征输入电容串联。然后，将所述第一相移电感实施在所述第一并联电感与所述第二并联电感之间。同样地，可以将所述控制负载电路耦接到所述第一并联电感与所述第二并联电感之间的所述π型网络。如此配置后，所述π型网络和所述控制负载电路可以至少部分地吸收峰化放大器104和峰化放大器106的所述本征输入阻抗的所述非线性变化。这种对所述输入阻抗中的所述非线性变化的吸收可以改善载波放大器102与峰化放大器104和峰化放大器106之间的相位保持，并且可以改进放大器100的性能。

在一些此类实施例中，所述本征输入阻抗为电容，并且这些电容有效地组成所述π型网络的一部分。此外，在一些实施例中，所述π型网络可以另外包括第一阻断电容器和第二阻断电容器，所述第一阻断电容器耦接到所述第一并联电感，并且所述第二阻断电容器耦接到所述第二并联电感。

如将在下文中更加详细描述的，在一些实施例中，所述π型网络被配置成在指定带宽上提供相位恒定的阻抗匹配网络。在其它实施例中，所述π型网络被配置成在指定带宽上提供相位扩展的阻抗匹配网络。

总体来说，所述控制负载电路通过向所述π型网络呈现依赖于频率的负载来控制由所述π型网络提供的所述相位预失真。可以将所述控制负载电路实施为包括各种类型的电路。例如，所述控制负载电路可以包括耦接到接地参考节点(例如图4a的电路402)的电阻器。作为另一个示例，所述控制负载电路可以包括耦接到接地参考节点的l型网络(例如图4b的电路404)。作为另一个示例，所述控制负载电路可以包括耦接到接地参考节点的t型网络(例如图4c的电路406)。作为另一个示例，所述控制负载电路可以包括耦接到接地参考节点的高通t型网络(例如图4d的电路408)。作为另一个示例，所述控制负载电路可以包括耦接到接地参考节点的第二π型网络(例如图4e的电路410)。

现在转向图2，示出了表示多尔蒂放大器200的一部分的电路图。在该示出的实施例中，多尔蒂放大器200在输入节点210处接收rf输入信号，并将放大的信号驱动到输出节点212，并且其中输出节点212耦接到合适的负载(例如天线)。放大器200包括载波放大器202、第一峰化放大器204、第二峰化放大器206、相位失真补偿电路208、功率分配器214、第一相位延迟216和功率组合器218。

通常，分配器214接收rf信号并产生两个输出信号。所述两个输出对应于分别施加到载波放大器202和峰化放大器204、206的第一信号和第二信号。所述两个输出信号可以采用等功率信号或非等功率信号的形式。第一相位延迟216在将所述第二信号输出到相位失真补偿电路208之前在所述第二信号中提供90度的延迟。相位失真补偿电路208另外将所述第二信号分为第三信号和第四信号，所述第三信号和第四信号分别施加到第一峰化放大器204和第二峰化放大器206。如将在下文中更加详细描述的，相位失真补偿电路208在将所述第四信号输出到第二峰化放大器206之前施加第二90度相位延迟。当组合器218组合峰化放大器204、峰化放大器206的输出和载波放大器202的输出时，这些连续的90度相位差使得峰化放大器204、峰化放大器206的输出和载波放大器202的输出保持同步。

放大器200接收并放大所述第一信号和经相位延迟的第三信号和第四信号，将放大的第一信号、第二信号、第三信号和第四信号同相组合，并且将组合的信号驱动到输出节点212。载波放大器202包括一个或多个载波晶体管，并且峰化放大器204、峰化放大器206各自包括一个或多个峰化晶体管。所述载波晶体管的输出和所述峰化晶体管的输出耦接到组合器218。从概念上讲，组合器218可被视为包括多个1/4波变压器和电感，所述1/4波变压器和电感用于组合载波放大器202的输出和峰化放大器204、峰化放大器206的输出，使得组合的输出可以被递送到所述负载。例如，组合器218可以包括第一1/4波变压器和第二1/4波变压器。通常，所述第一1/4波变压器用于组合来自载波放大器202的电流和来自第一峰化放大器204的电流，而所述第二1/4波变压器用于组合载波放大器202的电流、第一峰化放大器204的电流和第二峰化放大器206的电流。因此，组合器218可以使用1/4波变压器来促进载波放大器202的输出与峰化放大器204、峰化放大器206的输出的同相组合。组合器218还可以在载波放大器202的输出与峰化放大器204、峰化放大器206的输出之间提供阻抗逆变器。所述阻抗逆变器在工作期间有效地改变载波放大器202所观测的阻抗，以在工作频率(或放大器200的中心工作频率f0)下和几近工作频率下向载波放大器202提供最佳负载。

在典型的多尔蒂实施方案中，载波放大器202被配置成作为ab类放大器工作，并且用于驱动所述输出信号的主体。相反，峰化放大器204、峰化放大器206通常被配置成作为c类放大器工作，并且用于驱动所述输出信号的峰值。将所述三个放大器202、204、206作为输出组合在一起的ab类和c类放大器的这一使用既可以提供相对高的功率输出，又可以提供较高的效率。

具体地说，在典型的多尔蒂实施方案中，当输入rf信号处于相对较低的信号电平时，载波放大器202在其压缩点附近工作，并且因此其工作效率较高，而峰化放大器204、峰化放大器206不工作。因此，在相对较低的信号电平下，多尔蒂放大器200既可以提供较高的效率，又可以提供良好的线性度。然后，当出现更高的信号电平时，载波放大器202压缩，第一峰化放大器204开始工作，并且在甚至更高的信号电平下，第二峰化放大器206开始工作，从而“补足”所产生的输出信号。因此，峰化放大器204、峰化放大器206提供了在高输入信号电平时间期间实现高功率输出的能力。因此，所述多尔蒂放大器的两个驱动器一起可以提供相对较高的功率输出和较高的效率。换句话说，多尔蒂放大器因此可以以保持线性度同时提供高功率效率的方式将ab类放大器和c类放大器组合，并且可以进一步提供高功率输出。

在典型的实施例中，载波放大器202和峰化放大器204、峰化放大器206将使用合适的功率容量相对较高且具rf能力的晶体管来实施。例如，载波放大器202和峰化放大器204、峰化放大器206可以使用氮化镓(gan)晶体管或硅基横向扩散金属氧化物半导体晶体管(ldmos)来实施。在任何情况下，晶体管的“输入”为所述晶体管的控制端(例如栅极端“g”)，并且晶体管的“输出”为所述晶体管的载流端(例如漏极端“d”或源极端“s”)。在各个实施例中，另一个载流端(如源极端或漏极端)耦接到所述装置的接地节点(例如耦接到装置封装体衬底或凸缘)。

如上所述，第一峰化放大器204和第二峰化放大器206中的这些晶体管可以包括明显的输入阻抗。例如，第一峰化放大器204和第二峰化放大器206中的晶体管可以各自具有明显的本征栅极电容，通常将其称为cgs。此外，这些本征输入阻抗可以具有显著的非线性变化，包括依赖于电压和频率的非线性变化。

根据本文所描述的实施例，放大器200包括相位失真补偿电路208，以至少部分地补偿输入阻抗中所述非线性变化的负面影响。具体地，相位失真补偿电路208被配置成至少部分地吸收峰化放大器204和峰化放大器206的本征输入阻抗中的非线性变化。例如，相位失真补偿电路208可以通过在第一峰化放大器204与第二峰化放大器206之间提供相位预失真来吸收所述非线性变化。在一些此类实施例中，所述本征输入阻抗为电容，并且这些电容有效地组成π型网络222的一部分。

在该示出的实施例中，相位失真补偿电路208包括π型网络222，所述π型网络222耦接到控制负载电路224。具体地说，π型网络222耦接在第一峰化放大器204的输入与第二峰化放大器206的输入之间，并且控制负载电路224耦接到π型网络222。

现在转向图3a，示意性地示出了多尔蒂放大器300的一部分的更详细的示例。具体地说，图3a示出了多尔蒂放大器300的部分，所述部分包括第一峰化放大器304、第二峰化放大器306、第一相位延迟316和相位失真补偿电路308。在该示出的实施例中，相位失真补偿电路308再一次包括π型网络322，所述π型网络322耦接到控制负载电路324。

在图3a中，第一峰化放大器304和第二峰化放大器306被示为晶体管，并且所述晶体管中的每一个晶体管被建模为电流源320以及相关联的电阻和电容。用于每个晶体管的此种晶体管模型包括本征输入电容321和本征输出电容323。在典型的场效应晶体管实施方案中，本征输入电容321将表示栅极-源极电容，通常将其称为cgs。在典型的双极型晶体管中，本征输入电容321将为基极-发射极电容，通常将其称为cbe。此外，每个晶体管包括晶体管输入端325(例如控制端、栅极或基极)和晶体管输出端326(例如电流传导端、漏极、源极、集电极或发射极)。

π型网络322耦接在第一峰化放大器304的输入(例如晶体管输入端325)与第二峰化放大器306的输入(例如晶体管输入端325)之间。在该示出的实施例中，π型网络322包括以π型配置布置的第一并联电感352、第二并联电感354和第一相移电感356。在该示出的实施例中，π型网络322被配置成吸收本征输入电容321两者，因此其包括本征输入电容321两者。最后，在该实施例中，π型网络322还包括实施用于dc电流阻断的第一电容358、第二电容360、第三电容362和第四电容364。

总的来说，π型网络322用作第一峰化放大器304和第二峰化放大器306的柔性功率分路器和相位延迟器。具体地，π型网络322提供并联电感路径(包括电感器352和354)，所述并联电感路径吸收本征输入电容321，并且提供串联电感路径(包括电感器356)，所述串联电感路径提供相位延迟。π型网络322由控制负载电路324加载，其中所述控制负载电路提供选定的阻抗曲线以实现宽带性能。π型网络322具体使用本征输入电容321的非线性特性。具体而言，将本征输入电容321吸收到使用控制负载电路324加载的π型网络322中在峰化放大器304、峰化放大器306的输入处提供了浮动相位差。

在该示出的实施例中，第一并联电感352被实施为与第一峰化放大器304的本征输入电容321并联。同样地，第二并联电感354被实施为与第二峰化放大器306的本征输入电容321并联。然后第一相移电感356被实施在第一并联电感352与第二并联电感354之间，并且被实施为在第一峰化放大器304与第二峰化放大器306之间提供期望的相移。例如，第一相移电感356可以被配置成提供约90度(正负5度)的相移。如此配置后，各个电容和电感将π型网络322实施在第一峰化放大器304与第二峰化放大器306的输入之间。

总的来说，第一电容358和第三电容362提供串联dc阻断电容，而第二电容360和第四电容364为其相应的电感352和354提供rf接地。在一个实施例中，选择所述dc阻断电容来提供宽带操作。例如，串联dc阻断电容358和串联dc阻断电容362的电容值与本征输入电容321的电容值的比值为从1∶1到1∶2时可以提供良好的宽带操作。

总体来说，π型网络322提供两条并联电感路径、两条并联电容路径和一条串联电感路径。所述第一并联电感路径通过第一并联电感352和第二电容360提供。所述第二并联电感路径通过第二并联电感354和第四电容364提供。所述第一并联电容路径通过第一电容358、第一并联电感352、第二电容360和第一峰化放大器304的本征输入电容321提供。所述第二并联电容路径通过第三电容362、第二并联电感354、第四电容364和第二峰化放大器306的本征输入电容321提供。最后，所述串联电感路径通过串联电感356提供。

总体来说，所述并联电感路径中的每个并联电感路径有效地补偿其对应的本征输入电容321，并且π型网络322有效地吸收这些经补偿的本征电容321。所述并联电容路径因此通过其对应的并联电感路径得到有效补偿。换句话说，所述并联电感路径对本征输入电容321的补偿减少了相关的并联电容路径，使得放大器响应更具线性。在一些实施例中，可以将所述并联电容路径的电容减小八倍，并且可以使其与本征输入电容321相比相对更小。随着所述并联电容路径的有效电容减小到小于本征输入电容321，为宽带应用提供了更为匹配的阻抗和更为匹配的增益。

第一并联电感352和第二并联电感354被配置成以至少部分地吸收本征输入电容321中的非线性变化的方式与其相应的并联本征输入电容321相互作用。具体地说，第一并联电感352和第二并联电感354将其相应的放大器输入偏置，而对通过所述本征输入电容提供的第一并联电感352和第二并联电感354各自的并联电容路径具有较小影响，因为dc阻断电容器358、dc阻断电容器362有效地与所述本征输入电容串联。因此，所述本征输入电容被吸收到由π型网络322提供的所述并联电感路径中，而这些并联电容路径中dc阻断电容器358、dc阻断电容器362相对较高的q增加了非常小的相位变化，因为所述dc阻断电容器两者具有相同的电容特性。

在π型网络322中，每个并联电容路径的有效电容随着功率扫描电平的变化而变化。因此，每个并联电容路径都提供了非线性路径，所述非线性路径产生量受控的、且随输入功率的增加而增加的校正预失真。通过在所述的输入处产生校正相位预失真，与采用常规匹配拓扑的峰化放大器相比，第一峰化放大器304的输入相位变化被减到最小π型网络。

通常，选择第一并联电感352的电感以在低于放大器308的目标工作频带的频率下与第一峰化放大器304的本征输入电容321产生谐振频率。同样地，选择第二并联电感354的电感以在低于所述目标工作频带的频率下与第二峰化放大器306的本征输入电容321产生谐振频率。

在一个实施例中，特定的输入功率电平可以用于选择所述π型网络的各个阻抗。具体地，可以选择所述π型网络的所述输入处特定的输入功率电平p输入，峰化，从而进一步驱动峰化放大器304和峰化放大器306。通常，选择所述输入功率电平来与所述多尔蒂放大器的输出功率饱和时的电平对应。根据每个峰化放大器304、306的技术参数，可以确定驱动信号vgs的某个幅度电平。而且，dc阻断电容器358充当比例为1∶k的分压器，其中1∶k用vgs的幅度除以所述π型网络的输入节点处电压的幅度来表示。π型网络322期望的特性阻抗zπ可以从以下等式导出：

其中，π型网络322的串联电感l可以按照以下等式计算：

其中，f0表示目标频带的中心频率。如此配置后，每个并联电容路径的电容值c应该近似为：

其中，f0再一次表示目标频带的中心频率。

如上所述，控制负载电路324耦接到第一并联电感352与第二并联电感354之间的π型网络322。在此特定实施方案中，控制负载电路324通过dc阻断电容器369耦接到π型网络322，尽管在许多实施例中不需要这种dc阻断电容器369。如上所述，控制负载电路324可以被实施为包括各种类型的电路，所述各种类型的电路的示例将在下文更详细地描述。

在一些实施例中，π型网络322和控制负载电路324一起被配置成在指定带宽上提供相位恒定的阻抗匹配网络。通过使用第二峰化放大器306的本征输入阻抗321的变化来校正第一峰化放大器304的所述本征输入阻抗的变化，可以提供这种相位恒定的行为。在此类实施例中，所述控制负载电路可以被实施为呈现约等于zπ的电阻值。

在其它实施例中，π型网络322被配置成在指定带宽上提供相位扩展的阻抗匹配网络。在此类实施例中，所述控制负载电路应该呈现大于zπ的电阻值。所产生的相位扩展特性可以跟踪所述载波放大器的相位变化，所述相位变化由增益压缩的密勒效应引起的相位扩展。

现在转向图3b，示意性地示出了多尔蒂放大器370的一部分的第二个更详细的示例。在此实施例中，第一相移电感356已经用包括第一相移电感372、第二相移电感374和电容376的t型网络代替。在此实施例中，第一电感372和第二相移电感374中的每一个相移电感可以被实施为提供所需相移的一部分。例如，第一相移电感372和第二相移电感374中的每一个相移电感可以被实施为提供约45度的相移，而约90度的总相移由π型网络322提供。

该实施例可以提供与图3a的实施例相同的带宽，但同时也提供较低的灵敏度。在其它实施例中，这种布置可以用于当阻抗变换轨迹在每个元件中短路时增大放大器370的带宽。

如上所述，控制负载电路324耦接到第一并联电感352与第二并联电感354之间的π型网络322。控制负载电路324可以被实施为包括各种类型的电路。总体来说，控制负载电路324通过向所述π型网络提供依赖于频率的负载来控制由所述π型网络提供的所述相位预失真。为了促进宽带操作，控制负载电路324将π型网络322中的有效并联路径电容减小。例如，通过将并联电感与串联电容连接并且利用所述串联电容充当分压器，控制负载电路324将所述有效并联路径电容减小。

作为一些示例，控制负载电路324可以包括纯电阻端接或者可以通过梯形拓扑(例如l形、t形或π形)进行扩展。通常，控制负载电路324将基于所需的输入信号幅度和指定的功能带宽进行选择。在一些实施例中，控制负载电路324提供另外的电感性质，以吸收由π型网络322提供的并联路径的有效电容的部分。在此类实施例中，控制负载电路324可以被实施为随着频率增加而调整。

现在转向图4a-4e，给出了此类控制负载电路的若干详细实例。具体地说，图4a示出了示例性控制负载电路402，所述示例性控制负载电路402包括耦接到接地参考节点的电阻器。这种实施例可以用于例如不需相对较大的工作带宽的应用。

图4b示出了示例性控制负载电路404，所述示例性控制负载电路404包括耦接到接地参考节点的l型网络。更具体地说，控制负载电路404包括具有串联耦接到接地参考节点的电感器和电阻器的l型网络。这种实施例可以吸收通向第二峰化放大器306的所述第二并联电容路径的有效电容的部分，并且可以提高整个经端接π型网络的经变换阻抗。在一些应用中，这可以使得放大器带宽进一步增加。

图4c示出了示例性控制负载电路406，所述示例性控制负载电路406包括耦接到接地参考节点的t型网络。更具体地说，控制负载电路406包括具有串联耦接到接地参考节点的两个电感器(具有同样串联耦接的电阻器)和耦接在所述接地参考节点与所述两个电感器之间的连接节点之间的并联电容器的t型网络。这种实施例还可以吸收通向第二峰化放大器306的所述第二并联电容路径的有效电容的部分，并且可以使得放大器带宽甚至进一步增加。

图4d示出了示例性控制负载电路408，所述示例性控制负载电路408包括耦接到接地参考节点的高通t型网络。更具体地说，控制负载电路408包括具有并联耦接到接地参考节点的两个电容器与耦接在所述两个电容器之间的电感器的t型网络(其中所述电感器和电阻器串联耦接并耦接到所述接地参考节点)。最后，图4e示出了示例性控制负载电路410，所述示例性控制负载电路410包括耦接到接地参考节点的第二π型网络。更具体地说，控制负载电路410包括具有串联耦接到接地参考节点的两个电容器(具有同样串联耦接的电阻器)和耦接在所述接地参考节点与所述两个电容器之间的连接节点之间的并联电感器的π型网络。

在一些实施例中，可以期望在封装体内使用构成所述载波放大器、所述第一峰化放大器和所述第二峰化放大器的所述晶体管来实施所述相位失真补偿电路(例如相位失真补偿电路108、相位失真补偿电路208、相位失真补偿电路308)。如本文所用的，术语“封装体”意指主要电气组件(例如输入引线和输出引线、放大器102、放大器104、放大器106以及各个电气互连)耦接到的结构组件(如包括凸缘或衬底)的集合，其中“封装体”是可以耦接到经印刷电路板(pcb)或包括所述放大器其它部分的其它衬底的不同装置。

现在转向图5，示出了实施在单个封装体内的示例性放大器500的一部分的俯视图。放大器500包括封装体502、输入引线504、输出引线506、偏置引线508和键合线阵列520。封装体502包括半导体装置(例如管芯)被安装到的封装体衬底503(例如凸缘)。封装体衬底503可以为所述半导体装置提供电接地参考。封装体502还可以包括将封装体衬底503与引线504、引线506和引线508电隔离的隔离体，或者可替代地可以包括提供这种电隔离的封装(encapsulation)。作为非限制性示例，封装体502可以为空气腔封装体或包覆成型(包封)封装体。

在该示出的实施例中，多个半导体装置被安装到封装体衬底503上，其中这些半导体装置包括晶体管管芯510、输入集成无源装置(ipd)管芯512和输出ipd管芯514。

在一个实施例中，晶体管管芯510可以包括载波晶体管、第一峰化晶体管和第二峰化晶体管。同样地，输入ipd管芯512可以包括构成所述相位失真补偿电路(例如相位失真补偿电路108、相位失真补偿电路208、相位失真补偿电路308)的各个集成无源装置。例如，所述π型网络和控制负载电路中的电容(例如电容358、360、362和364)可以实施为形成在输入ipd管芯512上的金属-绝缘体-金属(mim)电容器。作为另一个示例，所述π型网络和控制负载电路中的电感(例如第一并联电感352、第二并联电感354和第一相移电感356)可以实施为形成在输入ipd管芯512上的螺旋电感器。此外，一些电感可以使用键合线阵列520来实施。在其它实施例中，这些电容和电感可以使用封装体502之内和之外的分立电容器和分立电感器来实施。

此外，在一些实施例中，输入ipd管芯512和键合线阵列520可以实施放大器500的其它组件，包括输入匹配网络、分配器和相位延迟的部分。同样地，输出ipd管芯514和键合线阵列520可以实施其它组件，包括输出匹配网络和组合器的部分。最后应该注意，图5中示出的放大器500为这种放大器的简化表示，并且因此在许多典型实施方案中，放大器将包括未在图5中示出的另外的特征。

在此实施方案中，输入引线504各自被配置成接收rf信号(例如来自信号分频器，并且可能来自在封装体502耦接到的pcb上实施的相位失真补偿电路108)，并且键合线阵列520将输入引线504耦接到输入ipd管芯512。当相位失真补偿电路108实施在封装体502之内时，可以将耦接到峰化放大器路径的输入引线504中的两个输入引线组合成一个输入引线。同样地，各个键合线阵列520将晶体管管芯510耦接到输入ipd管芯512和输出ipd管芯512。最后，各个键合线阵列520将输出ipd管芯514连接到输出引线506。

应该注意，键合线的数量和布置将基于功率处理要求和所述键合线的期望电感进行选择。因此，对于需要更多功率处理能力的连接，可以提供更多键合线。另外，尽管示出了三个独立的晶体管管芯510，但是替代性实施例可以在单个管芯上实施晶体管。

如上所述，所述各个实施例提供可以提高多尔蒂放大器的效率和功率性能的相位失真补偿电路。此外，在一些实施例中，对相位失真补偿电路的这一使用可以通过降低多尔蒂放大器的am/pm失真来提供改进的宽带性能。

具体地说，所述相位失真补偿电路可以通过减小所述第一峰化放大器的输入与所述第二峰化放大器的输入之间的阻抗和相位扩展来提高所述多尔蒂放大器的性能。现在转向图6a，史密斯圆图600示出了功率电平的变化产生的放大器输入阻抗的示例性变化。具体而言，线602示出了输入阻抗随功率增加的变化，并且点604对应于5分贝-毫瓦(dbm)输入功率电平时的输入阻抗，而点606对应于25dbm输入功率电平时的输入阻抗。如史密斯圆图600中示出的，所述放大器输入阻抗随着功率增加而发生显著变化。在具有两个峰化放大器的多尔蒂放大器中，两个峰化放大器之间的变化通常不同，因为每个峰化放大器根据不同的功率扫描电平发生变化。这种变化差异可能导致所述多尔蒂放大器输出处的相位/幅度电流组合不匹配，并且因此可能导致显著的am/pm失真以及总体效率和/或功率性能降低。

现在转向图6b，史密斯圆图610示出了功率电平的变化产生的放大器输入阻抗的示例性变化，但是所述变化由于输入相位失真补偿电路的存在而减小。再一次地，线612示出了输入阻抗随功率增加的所述变化，并且点614对应于5dbm输入功率电平时的所述输入阻抗，而点616对应于25dbm输入功率电平时的所述输入阻抗。如史密斯圆图610中示出的，由于所述输入相位失真补偿电路(例如电路108、电路208)的存在，所述放大器输入阻抗的变化大幅减小。当以具有两个峰化放大器的三路多尔蒂放大器实施时，这种变化的减小将减少所述多尔蒂放大器的所述输出处不匹配的相位/幅度电流组合，并且因此将减少am/pm失真并改进整体效率和/或功率性能。

在双路多尔蒂功率放大器中，组合节点处的载波电流与峰化电流之间的相位误差通常应小于10度，以确保良好的负载调制。在三路多尔蒂功率放大器中，这种相位误差要求通常要严格得多。在三路多尔蒂功率放大器中，即使10度的相位误差也可能造成严重的负载调制失真。并且，如上所述，这种相位误差可以由所述载波放大器和所述峰化放大器的本征输入电容的非线性度引起。

因此，三路多尔蒂放大器特别容易受到负载调制失真的影响。这些负载调制失真会降低多尔蒂放大器的总体性能(包括功率、效率和线性度)。此外，这些负载调制失真可以将所述载波放大器和峰化放大器驱动到不期望的工作范围，如充电周期中的过额定漏极电流或过额定漏极电压。因此，在一些情况下，所述负载调制失真会引起不可接受的装置工作。

现在转向图7a和7b，曲线图702和704示出了具有配置成提供am/pm恒定的行为的相位失真补偿电路(例如相位失真补偿电路108、相位失真补偿电路208、相位失真补偿电路308)的示例性多尔蒂放大器的性能。具体地说，曲线图702示出了所述第一峰化放大器(例如第一峰化放大器104、第一峰化放大器204、第一峰化放大器304)和所述第二峰化放大器(例如第二峰化放大器106、第二峰化放大器206、第二峰化放大器306)两者的am/pm响应。同样地，曲线图704示出了所述第一峰化放大器和所述第二峰化放大器两者的指令电压相位变化。在这些曲线图中，所述第一峰化放大器具有恒定的相位(即am/pm)响应，而所述第二峰化放大器具有相位滞后的am/pm响应。

因此，这种配置可以被实施成用于减少所述组合节点处的所述第一峰化放大器和载波放大器的所述电流组合中的相位误差。此外，这种配置可以使第二峰化放大器输出电流在所述输出电流的工作功率范围内的变化减小。所述相位恒定的行为也可被实施用于确保所述输入处的阻抗变化更小，并且因此可以使得所述峰化放大器增益提高、多尔蒂放大器效率提高，并且使得线性度增强，表现为am/am特性和am/pm特性失真减轻。

现在转向图7c和7d，曲线图706和708示出了具有被配置成提供am/pm扩展行为的相位失真补偿电路(例如相位失真补偿电路108、相位失真补偿电路208、相位失真补偿电路308)的示例性多尔蒂放大器。具体地说，曲线图706示出了所述第一峰化放大器(例如第一峰化放大器104、第一峰化放大器204、第一峰化放大器304)和所述第二峰化放大器(例如第二峰化放大器106、第二峰化放大器206、第二峰化放大器306)两者的am/pm响应。同样地，曲线图708示出了所述第一峰化放大器和所述第二峰化放大器两者的命令电压相位变化。在这些曲线图中，所述第一峰化放大器具有扩展的相位(即am/pm)响应，而所述第二峰化放大器具有相位滞后的am/pm响应。

这种配置可以再次被实施成用于减少所述组合节点处的所述第一峰化放大器和载波放大器的所述电流组合中的相位误差。这种实施方案还可以使所述第二峰化放大器的所述输出的变化进一步减小，从而将所述第二峰化放大器的输出电流保持在所述输出电流的工作功率范围内。这种相位扩展的响应还可以使得电流组合、功率和效率更为改进，再一次表现为am/am特性和am/pm特性失真减轻。

现在转向图8，流程图示出了用于制造经封装的、包括相位失真补偿电路(例如相位失真补偿电路108、相位失真补偿电路208、相位失真补偿电路308)的rf功率放大器装置(例如多尔蒂放大器100、多尔蒂放大器200、多尔蒂放大器300)的方法800。根据本文所描述的实施例，所述相位失真补偿电路耦接到所述第一峰化放大器(例如第一峰化放大器104、第一峰化放大器204、第一峰化放大器304)和所述第二峰化放大器(例如第二峰化放大器106、第二峰化放大器206、第二峰化放大器306)两者的输入。总体来说，这种相位失真补偿电路被配置成补偿所述第一峰化放大器和所述第二峰化放大器的输入阻抗变化。

所述相位失真补偿电路被实施为包括定义π型网络(例如图3a和3b的π型网络322)和控制负载电路(例如控制负载电路324)的电阻元件、电感元件和电容元件。这些电阻元件、电感元件和电容元件中的至少一些电阻元件、电感元件和电容元件可以使用集成装置(包括集成无源装置(ipd))来实施并可以与所述放大器的所述晶体管和其他元件一起安装在所述封装体内。在这种实施方案中，所述相位失真补偿电路可以在相对较宽的带宽上为所述多尔蒂放大器提供良好的性能。

方法800可以通过以下在框802中开始：提供具有封装体衬底、一个或多个输入引线和一个或多个输出引线的封装体(例如封装体502、封装体衬底503、输入引线504、输出引线506)。在框804中，将至少一个晶体管管芯(如晶体管管芯510)耦接到所述装置封装体。这种耦接可以通过以下实现：给予非限制性的例子，使用导电环氧树脂、焊料、焊料凸块、烧结和/或低共熔键合将所述晶体管管芯粘附到封装体衬底。

在框806中，将至少一个集成无源装置管芯(例如ipd管芯512、ipd管芯514)耦接到所述晶体管管芯与所述输入引线和输出引线之间的装置衬底。如上所述，所述ipd管芯包括集成无源装置，例如集成mim电容器和螺旋电感器。

在框808中，通过将所述电感元件和所述电容元件连接创建相位失真补偿电路。如上所述，可以使用键合线提供集成电容元件、所述晶体管与封装体引线之间的电气连接。当如此实施时，这些键合线还提供所述相位失真补偿电路的电感元件中的至少一些电感元件。

在框810中，对装置进行加盖(例如对于空气腔封装体)或包封(例如针对包覆成型封装体使用成型化合物)。然后可以将所得到的经封装放大器装置结合到更大的电气系统中。

在一个实施例中，提供了一种多尔蒂放大器装置，所述多尔蒂放大器装置包括：载波放大器，所述载波放大器包括载波放大器输入和载波放大器输出；第一峰化放大器，所述第一峰化放大器包括第一峰化放大器输入和第一峰化放大器输出，所述第一峰化放大器另外包括第一本征输入电容；第二峰化放大器，所述第二峰化放大器包括第二峰化放大器输入和第二峰化放大器输出，所述第二峰化放大器另外包括第二本征输入电容；以及相位失真补偿电路，所述相位失真补偿电路包括：π型网络，所述π型网络耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络包括与所述第一本征输入电容并联的第一并联电感和与所述第二本征输入电容并联的第二并联电感，并且另外包括第一相移电感，所述第一相移电感耦接于所述第一并联电感与所述第二并联电感之间；以及控制负载电路，所述控制负载电路耦接到所述π型网络。

在另一个实施例中，提供了一种制造多尔蒂放大器装置的方法，所述方法包括以下步骤：将至少第一输入引线耦接到封装体衬底；将至少第一输出引线耦接到所述封装体衬底；将至少一个晶体管管芯耦接到所述封装体衬底，其中，所述至少一个晶体管管芯包括载波放大器、第一峰化放大器和第二峰化放大器，所述第一峰化放大器包括第一峰化放大器输入和第一本征输入电容，并且所述第二峰化放大器包括第二峰化放大器输入和第二本征输入电容；将至少一个集成无源装置管芯耦接到所述至少一个晶体管管芯与所述至少一个第一输入引线之间的封装体衬底，其中，所述集成无源装置管芯包括一个或多个整体形成的集成无源装置；以及将相位失真补偿电路耦接到所述第一峰化放大器和所述第二峰化放大器，所述相位失真补偿电路包括：π型网络，所述π型网络耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络包括与所述第一本征输入电容并联的第一并联电感和与所述第二本征输入电容并联的第二并联电感，并且另外包括第一相移电感，所述第一相移电感耦接于所述第一并联电感与所述第二并联电感之间；以及控制负载电路，所述控制负载电路耦接到所述π型网络。

在另一个实施例中，提供了一种多尔蒂放大器装置，所述多尔蒂放大器装置包括：装置封装体，所述装置封装体包括输出引线和至少一个输入引线，所述装置封装体将以下各项包入：载波放大器，所述载波放大器包括载波放大器输入和载波放大器输出；第一峰化放大器，所述第一峰化放大器包括第一峰化放大器输入和第一峰化放大器输出，所述第一峰化放大器另外包括第一本征输入电容；第二峰化放大器，所述第二峰化放大器包括第二峰化放大器输入和第二峰化放大器输出，所述第二峰化放大器另外包括第二本征输入电容；第一输入相移器，所述第一输入相移器耦接于所述载波放大器输入与所述第一峰化放大器输入之间；以及相位失真补偿电路，所述相位失真补偿电路包括：π型网络，所述π型网络耦接于所述第一峰化放大器输入与所述第二峰化放大器输入之间，所述π型网络包括与所述第一本征输入电容并联的第一并联电感和与所述第二本征输入电容并联的第二并联电感，并且另外包括第一相移电感，所述第一相移电感耦接于所述第一并联电感与所述第二并联电感之间，并且另外包括耦接到所述第一并联电感的第一阻断电容器和耦接到所述第二并联电感的第二阻断电容器；以及控制负载电路，所述控制负载电路耦接到所述π型网络。

在不脱离此发明性主题的范围的情况下，可以对上述实施例和示出的实施例进行各种修改。例如，虽然上文讨论了常规的多尔蒂放大器实施方案(例如在所述方案中在放大之前向输入峰化信号施加90度的相位延迟，并且在放大之后向输出载波信号施加对应的90度相位延迟，以确保放大的载波信号和放大的峰化信号同相组合)，但是其他实施例可以包括“颠倒的”多尔蒂放大器实施方案(例如在所述方案中在放大之前向输入载波信号施加90度相位延迟，并且在放大之后向输出峰化信号施加对应的90度相位延迟)。另外，如上文所提及的，实施例包括单级放大器和多级放大器。而且，在各个实施例中，主晶体管和峰化晶体管、输入集成无源装置(ipd)和输出集成无源装置可以实施在单独的管芯上或同一管芯上。

以上具体实施方式在本质上仅仅是说明性的并且不旨在限制本主题的实施例或此类实施例的应用和用途。如本文所使用的，词语“示例性”意指“充当示例、实例或说明”。任何在本文中描述为示例性的实施方案不一定必被解释为比其它实施方式优选或有利。此外，不旨在受在前的技术领域、背景技术或以下具体实施方式中呈现的任何明确或隐含的理论约束。

此外，本文中所包括的各个附图中所示的连接线旨在表示各个元件之间的示例性功能关系和/或物理耦接。应注意，本主题的实施例中可以存在许多替代性或另外的功能关系或物理连接。此外，某些术语也仅出于参考的目的在本文中使用并且因此不旨在是限制性的，并且术语“第一”、“第二”和提及结构的其它这种数值数字术语并不暗示次序或顺序，除非上下文清楚地指出。

如本文所使用的，“节点”意指给定信号、逻辑电平、电压、数据模式、电流或数量存在于的任何内部或外部参考点、连接点、结点、信号线、导电元件等。此外，可以通过一个物理元件实现两个或更多个节点(并且可以多路复用、调制或以其它方式区分两个或更多个信号，即使是所述信号是在共同节点处接收到或输出的)。

前面的描述提及元件或节点或特征“连接”或“耦接”在一起。如本文所使用的，除非另有明确说明，否则“连接”意指一个元件直接连接到另一个元件(或直接与另一个元件通信)，并且不一定是机械连接。同样地，除非另有明确说明，否则“耦接”意指一个元件直接或间接地连接到另一个元件(或电气地或以其它方式直接或间接地与另一个元件通信)，并且不一定是机械连接。因此，尽管附图中所示的示意图描绘了元件的若干示例性布置，但是在所描绘的主题的其它实施例中可以存在另外的中间元件、装置、特征或组件。

虽然前面的具体实施方式中已经呈现了至少一个示例性实施例，但是应理解的是，存在大量变型。还应理解的是，本文所描述的一个或多个示例性实施例不旨在以任何方式限制所请求保护的主题的范围、适用性或配置。相反，前述具体实施方式将为所属领域的技术人员提供用于实施一个或多个所描述实施例的便捷路线图。应当理解的是，在不脱离由权利要求限定的范围的情况下，可以对元件的功能和布置作出各种改变，所述改变包括在提交本专利申请时已知的等效物或可预见的等效物。