一种温补晶振锁相电路的制作方法

本实用新型涉及晶振电路技术领域，具体涉及一种温补晶振锁相电路。

背景技术：

晶振是大部分电子产品的核心命脉.假如没有晶振的支持，绝大部分电子相关智能产品将会陷入瘫痪然而引起严重后果.随着电子产品的变化晶振也在不断的更新换代。从以前的大体积到现在的超小超薄型贴片晶振成为市场主流,在整个变化中对于行业的技术来说是一项极大的挑战.对于各种元器件的要求也是极高。恒温晶振，温补晶振、压控晶振逐步被众多高端市场所选用。这几种常用的晶振各有优缺点。

恒温晶振相位噪声比较好，能做到-155dbc/hz@1k，但成本高，常规100mhz恒温晶振的价格为1000元以上，同时晶振启动电流很大，接近2.5w，即使升温结束，温度稳定保持阶段功耗依然大于1w。恒温晶振需要有加温保温电路，所以封装一般比较大，厚度超过15mm，不利于模块小型化应用。

温补晶振在低频输出比如10mhz或20mhz时稳定度较高，输出频率在100mhz时，稳定度和相位噪声都不能满足需求，体积和功耗不大，价格是恒温晶振的十分之一到50分之一。

压控晶振的相位噪声可以满足要求，但是压控晶振极差的稳定度不能满足系统要求，体积厚度有利于小型模块系统集成，价格是恒温晶振的十分之一到二十分之一。

晶振的稳定度和频谱纯度关系到整个通信系统的性能指标，常用晶振在功耗、相位噪声、稳定度以及体积等方面无法兼顾。

技术实现要素：

本实用新型的目的在于克服上述技术不足，提供一种温补晶振锁相电路，解决现有技术中晶振在功耗、相位噪声、稳定度以及体积等方面无法兼顾的技术问题。

为达到上述技术目的，本实用新型的技术方案提供一种温补晶振锁相电路，包括温补晶振、鉴相器、环路滤波器以及压控晶振；

所述温补晶振以及所述压控晶振分别与所述鉴相器电连接，所述鉴相器通过所述环路滤波器与所述压控晶振电连接。

与现有技术相比，本实用新型的有益效果包括：本实用新型基于压控晶振的特征，设计环路滤波器，降低相位噪声，同时利用鉴相器构成锁相环电路，锁定压控晶振，使用温补晶振作为参考，使得晶振稳定性大大提高。由于压控晶振和温补晶振的成本、功耗以及体积均较小，因此整体成本、功耗以及体积均小于恒温晶振，从而实现了晶振在功耗、相位噪声、稳定度以及体积等方面的兼顾。

附图说明

图1是本实用新型提供的温补晶振锁相电路一实施方式的电路结构图；

图2是本实用新型提供的温补晶振锁相电路一实施方式的电路图；

图3是本实用新型提供的温补晶振锁相电路的压控晶振的相位噪声图。

附图标记：

1、温补晶振，2、鉴相器，3、环路滤波器，4、压控晶振。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

实施例1

如图1所示，本实用新型的实施例1提供了温补晶振1锁相电路，以下简称本电路，包括温补晶振1、鉴相器2、环路滤波器3以及压控晶振4；

所述温补晶振1以及所述压控晶振4分别与所述鉴相器2电连接，所述鉴相器2通过所述环路滤波器3与所述压控晶振4电连接。温补晶振1和压控晶振4作为鉴相器2的两个输入信号，鉴相器2鉴别出温补晶振1输入信号和压控晶振4输入信号的相位差，鉴相器2的输出电压与两个输入信号之间的相位差有确定关系，利用鉴相器2的输出电压对压控晶振4进行调节，实现温补晶振1和压控晶振4的互补，使用温补晶振1的高稳定度弥补压控晶振4稳定性差的缺点。具体的，鉴相器构成锁相环电路，锁定压控晶振4，同时使用温补晶振1作为参考设计环路滤波器3，进一步提高压控晶振4的性能指标。本电路输出相噪声为压控晶振4的相位噪声，因此相噪声低，满足噪声要求；本电路频率稳定度参考温补晶振1，温补晶振1提供较高的稳定度，满足对时钟稳定度的要求。本电路不需要恒温电路，因此功耗很小；电路成本为恒温晶振的20％～25％，成本较低。温补晶振1、鉴相器2、环路滤波器3以及压控晶振4的高度均不高，整体可控制在6mm左右，使得模块小型化应用更自由。

优选的，如图2所示，所述温补晶振1型号为vftx332getc-20，所述温补晶振1的第一引脚与滑动变阻器k1的滑动端电连接，所述滑动变阻器k1的一端通过电阻r7接电源，所述滑动变阻器k1的另一端通过电阻r8接地，所述温补晶振1的第一引脚还通过电容c16接地，所述温补晶振1的第五引脚接地，所述温补晶振1的第十引脚通过电容c11接地，电容c13与所述电容c11并联，所述温补晶振1的第十引脚还通过电感l3接电源，所述温补晶振1的地六引脚通过电容c8与所述鉴相器2电连接。

本优选实施例中参考晶振选用20mhz温补晶振1，型号vftx332getc-20，稳定度为0.28ppm。

优选的，如图2所示，所述鉴相器2型号为adf4002，所述鉴相器2的agnd引脚、cpgnd引脚、gnd引脚以及dgnd引脚均接地，所述鉴相器2的rfinb引脚通过电容c2接地，所述鉴相器2的rfina引脚与所述压控晶振4电连接，所述鉴相器2的avdd引脚、refin引脚、ce引脚、dvdd引脚均相互电连接，所述鉴相器2的avdd引脚通过电感l1接电源，并通过电容c4接地，所述电容c4与电容c3并联，所述鉴相器2的refin引脚与所述温补晶振1电连接，所述鉴相器2的clk引脚、data引脚、le引脚以及mux引脚分别通过接插件rs1与外部单片机电连接，所述鉴相器2的vp引脚通过电感l4接电源，并通过电容c15接地，所述电容c15与电容c17并联，所述鉴相器2的rset引脚通过电阻r4接地，所述鉴相器2的cp引脚通过所述环路滤波器3与所述压控晶振4电连接。

本优选实施例中鉴相器2选用adi公司的adf4002，这款鉴相器2基底噪声比较低，检相频率高，成本低。

优选的，如图2所示，所述环路滤波器3包括电阻r1、电阻r2、电容c9、电容c10以及电容c14；

所述鉴相器2的cp引脚通过所述电容c9接地，并依次通过所述电阻r1以及所述电容c10接地，所述电阻r1与所述电容c9的公共端依次通过所述电阻r2以及所述电容c14接地，所述电阻r1与所述电容c10的公共端与所述压控晶振4电连接。

本优选实施例中环路滤波器3采用三阶无源滤波器，环路带宽设置为1khz，环路带宽外噪声衰减很大，保证10khz处相位噪声不再恶化。

优选的，如图2所示，所述压控晶振4的型号为svcf4c3c48c，所述压控晶振4的vtune引脚与所述环路滤波器3电连接，所述压控晶振4的vcc引脚依次通过电感l2以及电容c7接地，所述电感l2与所述电容c7的公共端接电源，所述压控晶振4的vcc引脚通过电容c5接地，电容c6与所述电容c5并联，所述压控晶振4的gnd引脚接地，所述压控晶振4的rfout引脚依次通过电阻r5。电阻r3以及电容c1与所述鉴相器2电连接，所述电阻r5与所述电阻r3的公共端通过电阻r6与电容c12的一端电连接，所述电容c12的另一端为输出端。

本优选实施例中压控晶振4选用svcf4c3c48c，本电路中压控晶振4相位噪声如图3所示，图3中横轴为频率/hz，纵轴为噪声/dbc，图3中还示出了其中六个点1、2、3…6的坐标值，从图3中可看出本优选实施例中压控晶振4的相位噪声被控制在较低范围内，这得益于鉴相器的应用。

以上所述本实用新型的具体实施方式，并不构成对本实用新型保护范围的限定。任何根据本实用新型的技术构思所做出的各种其他相应的改变与变形，均应包含在本实用新型权利要求的保护范围内。