自适应时间数字转换器和方法与流程

相关申请的引用

本申请要求2018年12月21日提交的美国申请号为16/229,638的申请的优先权，以引用的方式将该申请的全部内容并入本文。

背景技术：

在数字锁相环(dpll)中采用时间数字转换器(tdc)来量化本地振荡器(lo)输出(通常为高频信号)与参考时钟(通常为低频信号)之间的相对相位。该量化是通过测量lo输出信号中的表征事件(signifyingevent)与参考时钟信号中的表征事件(诸如信号的选定上升/下降沿)之间的相对时间来在tdc中获得的。

附图说明

图1图示了根据所述各个方面的包括自适应tdc系统的示例性收发器。

图2图示了根据所述各个方面的示例性自适应tdc系统。

图3图示了根据所述各个方面的自适应门控技术的示例性时序图。

图4a图示了根据所述各个方面的自适应地控制自适应tdc电路的透明窗口(transparencywindow)的示例性方法的示例性流程图。

图4b图示了根据所述各个方面的自适应地控制自适应tdc电路的供电电压的示例性方法的示例性流程图。

图5图示了根据所述各个方面的示例性通信电路。

具体实施例

图1图示了包括dpll110的示例性收发器系统100，该dpll生成lo信号以供在lo分发网络上分发到接收器(rx)和/或发送器(tx)(未示出)。dpll110从晶体振荡器电路接收参考信号ref并且控制dco(或其它振荡器电路)，以生成与参考信号同相的期望lo信号。为了控制dco，dpll110将pll反馈信号反馈到自适应tdc系统120。自适应tdc系统120能够以最小化电流消耗的方式修改用于定义透明窗口的门控信号，并且修改tdc供电电压，以调节可由自适应tdc系统120测量的信号频率的范围。

自适应tdc系统120充当相位检测器，该相位检测器确定参考信号与pll反馈信号之间的相位差。如本文所用的，“pll反馈信号”指代与如下lo信号有关的任何信号：出于pll或dpll中的闭环控制的目的，该lo信号被反馈到相位检测器。自适应tdc系统120所确定的相位差用于控制dco，以使lo信号与参考信号对齐。

tdc在dpll中通常用作相位检测器。为了有效地实现该目标，需要tdc覆盖更快(lo)信号的至少一个完整周期，该周期由利用lo信号的设备的操作频率来指定。具体地，由tdc量化的时间跨度由系统中存在的最低频率lo信号(特征在于周期最长)确定。

在许多不同类型的可用的tdc中，闪速tdc由于其简单性和鲁棒性而是最多产的tdc之一。这种类型的tdc包括延迟元件的单向链，这些延迟元件被设计为建立量化时间网格。所需的延迟元件的数量由延迟元件所表现出的最低发生增量延迟来规定，该最低发生增量延迟通常是源自最快的生产拐点。

现代通信和数据处理系统对lo信号的频谱纯度提出了不断增长的要求，这继而要求高分辨率相位量化能力。对高分辨率的期望经常转化为具有过高的物理长度(所用的延迟元件的数量)的闪速tdc。长闪速tdc的主要缺点是激进的电流消耗。这是因为大的周期电流尖峰是由所有延迟元件和采样元件的(在时间上)紧密隔开的切换生成的，这引起广泛的供电调制。由于电流消耗周期性分布取决于正被量化的lo信号相位的动态特性，而该相位又源于lo频率分数(flo/fref分频的非整数部分)，所以这些信号通常被称为分数杂散。这种杂散的主要影响之一是由于它们渗透到接收器链中而导致的接收器灵敏度降低(如图1所示)。耦合可能通过几种机制介导(mediate)，其中最常见的是供电耦合和衬底。分数杂散还劣化了相位量化准确度。

本文描述了体现自适应tdc系统120的系统、电路和方法，该自适应tdc系统被设计为在补偿不同工艺拐点中的延迟元件特性的变化的同时减轻电流消耗和/或减小覆盖所有操作频率所需的tdc物理长度。为此，自适应tdc系统120包括自适应门控电路140，该自适应门控电路140被配置为门控pll反馈信号以最小化“透明窗口”，在该透明窗口期间，pll反馈信号正在切换自适应tdc电路130中的延迟元件和采样元件。自适应tdc系统120还包括自适应供电电路150，该自适应供电电路150被配置为改变供电电压，以适应自适应tdc电路130中的延迟元件的增量延迟，以便允许更少的延迟元件覆盖更大的操作频率范围，同时补偿不同的工艺拐点。

现在将参照附图描述本公开，在附图中，自始至终使用同样的附图标记来指代同样的元件，并且在附图中，所图示的结构和设备不是必须按比例绘制。如本文所用的，术语“模块”、“组件”、“系统”、“电路”、“元件”、“片”、“电路”等旨在指代一个或多个电子组件、计算机相关实体、硬件、软件(例如，在执行中)和/或固件的集合。例如，电路或类似术语可以是处理器、在处理器上运行的进程、控制器、对象、可执行程序、存储设备和/或具有处理设备的计算机。以图示的方式，运行在服务器上的应用和服务器也可以是电路。一个或多个电路可以驻留在同一电路内，并且电路可以位于一个计算机上和/或分布在两个或更多个计算机之间。本文可以描述一组元件或一组其他电路，其中术语“集合”可以被解释为“一个或多个”。

作为另一示例，电路或类似术语可以是具有由电气或电子电路操作的机械零件提供的特定功能的装置，其中电气或电子电路可以由一个或多个处理器所执行的软件应用或固件应用来操作。一个或多个处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，电路可以是通过没有机械零件的电子组件来提供特定功能的装置；电子组件可以在其中包括一个或多个处理器以执行存储在计算机可读存储介质和/或固件中的可执行指令，这些可执行指令至少部分地赋予电子组件的功能。

应当理解，当元件被称为“连接”或“耦合”到另一元件时，其可物理地连接或耦合到另一元件，使得电流和/或电磁辐射(例如，信号)可沿着由所述元件形成的导电路径流动。当元件被描述为彼此耦合或连接时，在元件与另一元件之间可以存在居间的导电、电感或电容元件。进一步地，当彼此耦合或连接时，一个元件能够在另一个元件中感应电压或电流或电磁波传播，而没有物理接触或居间组件。进一步地，当电压、电流或信号被称为“施加”到元件时，电压、电流或信号可以通过物理连接或通过不涉及物理连接的电容、电磁或电感耦合的方式传导到元件。

如本文所用的，“指示”值或其它信息的信号可以是数字或模拟信号，其以可由接收该信号的组件解码和/或引起接收信号的组件中的响应动作的方式编码或以其它方式传送该值或其它信息。在信号被接收组件接收之前，信号可被存储或缓冲在计算机可读存储介质中，并且接收组件可从存储介质检索信号。进一步地，“指示”某个量、状态或参数的“值”可以物理地体现为数字信号、模拟信号或编码或以其他方式传送该值的存储比特位。

词语示例的使用旨在以具体的方式呈现概念。本文所用的术语仅是为了描述特定示例的目的，而不是旨在限制示例。如本文所用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确指示。还应当理解，术语“包括”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。

在以下描述中，阐述了多个细节以提供对本公开的实施例的更透彻的说明。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其它情况下，以框图形式而不是详细地示出公知的结构和设备，以避免使本公开的实施例模糊。另外，除非另外特别指出，否则下文描述的不同实施例的特征可以彼此组合。

图2图示了示例性自适应tdc系统220，该自适应tdc系统包括自适应tdc电路230、自适应门控电路240以及自适应供电电路250。自适应tdc电路230包括延迟元件235的链和用于每个延迟元件的对应采样元件233。为了量化参考信号与pll反馈信号之间的相位延迟，参考信号被输入到延迟元件235的链，并且随着每个延迟元件对参考信号赋予增量延迟，参考信号传播通过该链。为了清楚起见，每个延迟元件的输入/输出由唯一的clk信号标识来标示，该信号标识对应于由链中的特定延迟元件和所有在前延迟元件延迟的参考信号。这意味着当参考信号具有逻辑值1时，在clk1取逻辑1值之后经过一个增量延迟时间，clk2将具有逻辑1值。延迟元件235可以是例如缓冲电路或反相电路。

每个采样元件233由紧接的前一延迟元件的clk信号使能，以存储由门电路249输出的门控pll反馈信号的值。这样，每个采样元件在参考信号的上升沿出现之后的某个增量时间处捕获门控pll反馈信号的值。采样元件233可以是例如d型主从触发器。每个采样元件的增量时间由该采样元件之前的延迟元件的数量确定。回顾一下：由于不同的工艺拐点，由延迟元件赋予的增量延迟可能由于工艺变化以及操作条件而显著变化。

为了简单起见，n个采样元件233被图示并描述为单独地与唯一的延迟元件相关联。然而，在一些示例中，n个采样元件是可以不专用于单独延迟元件的元件的n个采样集合(例如，在随机量化器中)。因此，术语采样元件不应限于所图示的连接到单个延迟元件的单个采样元件。

图2图示了针对相同pll反馈信号频率的存储的门控pll反馈信号值(标示为ltch)的两个部分集合。从ltch值0到ltch值1的第一转变对应于pll反馈信号的第一上升沿，该第一上升沿应当与触发量化过程的参考信号的上升沿对齐。顶行的ltch值针对“快速”工艺拐点，在该工艺拐点中，延迟元件展现短的增量延迟。底行的ltch值针对“慢速”工艺拐点，在该工艺拐点中，延迟元件展现长的增量延迟。在顶行的ltch值中，0与1之间的第一转变发生在ltch(n-1)与ltch(n)之间。这是由于每个延迟元件在快速工艺拐点中的短增量延迟。在底行的ltch值中，0与1之间的第一转变发生在ltch(4)与ltch(5)之间。这是由于每个延迟元件在慢速工艺拐点中的长增量延迟。可以看到，检测参考信号与相同pll反馈信号之间的相位差所需的延迟元件的数量存在显著变化。由此，长tdc电路(具有许多延迟元件)经常用于电路设计中以覆盖最坏情况的场景(快速工艺拐点)。

长tdc电路的一个显著缺点是tdc长度对电流消耗的影响。如上所述，当pll反馈信号在量化期间切换采样元件233时会发生激进的电流消耗。在一些tdc中，不是连续地向采样元件提供pll反馈信号，而是对pll反馈信号进行门控，以限定固定的“透明窗口”，在该透明窗口期间，pll反馈信号被提供给采样元件。在透明窗口之外，向采样元件提供某一恒定值，以防止采样元件切换，从而减少电流消耗。该固定透明窗口在参考信号(clk(0))的上升沿打开，并在最后一个延迟元件的clk信号(clk(n))关闭。图3中图示了固定的透明窗口，其中“固定窗口”在clk(0)的上升沿与clk(n)的上升沿之间打开，而不管pll反馈信号出现多少上升沿。由此，在慢速工艺拐点中，其中仅延迟元件的第一部分是检测相位差所必需的，tdc仍然遭受由在dco的上升沿之后切换的一些不必要的延迟元件/采样元件引起的电流消耗。即使在“正常”工艺拐点中，也将存在一些不必要的延迟元件/采样元件，并且在不提供益处的情况下导致电流消耗。

为了减少电流消耗，自适应门控电路240在可能时通过如下操作来缩短透明窗口：基于当前操作频率和延迟元件所展现出的延迟增量确定应使用多少延迟元件。为此，自适应门控电路240将选定延迟元件的clk信号提供到门电路249作为门控使能信号，而非具有基于clk(n)关闭的固定透明窗口。当门控使能信号具有使能值时，pll反馈信号被提供给采样元件。在一个示例中，门电路249是接收参考信号(clk(0))、pll反馈信号和门控使能信号的逻辑与电路或门。在该示例中，当门控使能信号具有使能值(即，门控使能信号为1)时，pll反馈信号由门电路249提供给采样元件。当门控使能信号不具有使能值(即，门控使能信号是0)时，向采样元件提供逻辑值0。

自适应门控电路240包括门控控制电路245，该门控控制电路245选择应当用作门控使能信号的clk信号。门控控制电路245分析ltch(1)-ltch(n)值，以选择其clk信号应用作门控使能信号的延迟元件。在校准过程期间，门控控制电路240使得clk(n)用作门控使能信号，并且基于ltch(1)-ltch(n)，确定被捕获的pll反馈信号上升沿的数量。基于该信息，门控控制电路245可以确定覆盖pll反馈信号的整个周期所必需的延迟元件的数量。如果必需k个元件来覆盖pll反馈信号的整个周期，则门控控制电路可以选择clk(k)或者可能选择clk(k+m)，其中m是某个安全因子。

门控控制电路生成选择信号，该选择信号传送哪个clk信号应当被用作门控使能信号。在一个示例中，自适应门控电路240包括复用器247，该复用器输入一个或多个clk信号，并且响应于选择信号，输出由门控控制电路245选择的clk信号作为门控使能信号。图3图示了通过选择用于关闭透明窗口的clk信号而创建的自适应窗口如何显著地减小透明窗口并且继而减小功耗。另外，门控控制电路245发出复位信号，该复位信号停用或“关闭”与在输出所选clk信号的所选延迟元件下游出现的延迟元件相关联的采样元件。这提供了电流消耗的附加减少。

门控控制电路245按照时间或量化周期和/或响应于某个触发信号，偶尔自动执行后续门控使能信号的校准或选择。在校准期间，门控控制电路245将去除复位信号或“接通”在前一校准中关闭的采样元件，并且分析ltch(0)-ltch(n)值，以确定应当用作门控使能信号的下一clk信号。在一些示例中，触发信号可以指示已经感测到温度变化或者利用lo信号的设备已经改变了操作频率。

自适应电压供电电路250控制到延迟元件的供电电压，以使得延迟元件展现期望的增量延迟。通常，随着供电电压增加，延迟元件的增量延迟减小。自适应供电电压在自适应tdc系统220中提供了附加的灵活性，因为它允许相同数量的延迟元件覆盖pll反馈信号周期的范围。自适应电压供电电路250还使得自适应tdc电路230能够包括更少的延迟元件。这是有益的，因为tdc所需的延迟元件的数量由最短发生的增量延迟来规定，这通常在最快的生产拐点处获得，这意味着经常产生长延迟链(以多个采样元件为特征)。

可以仅考虑tdc延迟元件的数量最小(因为增量延迟最长)的“慢速”工艺拐点来选择自适应tdc电路230的延迟元件的数量。可以通过降低供电电压来补偿使得延迟元件展现较短增量延迟的较快工艺拐点。采用该技术，tdc延迟线被保持到其最小值，同时保持其分辨率。

在一个示例中，延迟元件所展现的增量延迟是供电电压的线性函数。该“延迟灵敏度”大约是7fs/mv。为了确保以4pstdc粗分辨率覆盖整个4.8-6ghz操作频率范围，tdc设计应当具有个延迟元件(对于“典型”拐点)，以覆盖最小操作频率。但是为了生产的鲁棒性，tdc设计应当考虑绝对最坏情况的场景，该场景发生在快速材料中，在该材料中，延迟可能降低到2.5ps。为了支持最小频率，需要延长tdc长度以具有个延迟元件。为了举例说明的目的，该示例表示增量延迟的相对极端的变化(4ps-2.5ps)。在许多情况下，由于工艺变化而引起的增量延迟的变化可能小得多。

由于自适应供电电压电路250使得能够控制到延迟元件的供电电压，因此可以基于最小供电电压(在示例过程中为-0.7v)处的最慢拐点(其中延迟为5.5ps)来设计tdc长度。一旦制造了tdc，就可以调整tdc延迟以适应期望的分辨率。这意味着在该示例中，所需的总tdc长度是个延迟元件。一般而言，与未体现所述技术的tdc相比，使用本文所述的技术减小了tdc长度。

自适应供电电压电路250包括补偿电路255，该补偿电路255接收tdc电路中延迟元件的增量延迟，并且通过确定将增量延迟较短的较快工艺拐点处的供电电压降低多少来补偿延迟。在一个示例中，给定tdc中的延迟元件的增量延迟可以从tdc可以输出的最大代码中推断。该信息可存储在与dpll相关联的查找表(lut)中。如果最大代码为高，则tdc中的延迟元件的增量延迟为高。如果增量延迟实际上是2.5ps，则补偿电路255确定或计算供电电压应当减小或近似为430mv(或从1.0v减小至0.57v)。补偿电路可以包括执行计算的基于硬件的计算组件和/或将增量延迟映射到供电电压的查找表。通过使用该自适应供电电压技术，延迟线的尺寸可以削减54％。可选地，tdc设计可针对典型值进行优化，然后通过供电调节来针对慢速工艺拐点和快速工艺拐点进行补偿。通过使用这种自适应供电电压技术，tdc量化噪声在工艺变化期间保持恒定。

表1列出了一个示例工艺的每个工艺拐点所需的延迟元件的实际数量和操作频率。

表1

从表1可以看到，尽管tdc将需要被设计有83个延迟元件，以便在所有工艺变化下支持上述操作频率范围，但是在大多数情况下(＞90％的材料)，所需的tdc长度要短得多。对于典型的增量延迟和最高的操作频率，实际所需的长度小于所实现的物理长度的50％。对于展现出大的增量延迟的材料，实际上仅使用tdc中的35％的延迟元件。这表明通过应用自适应门控和自适应供电电压技术，平均功耗以及电流尖峰两者都可以显著地降低。

图4a图示了概述被配置为控制时间数字转换器(tdc)电路的示例性方法400的流程图，该tdc电路包括n个延迟元件的链和一组n个采样元件，每个采样元件与相应的延迟元件相关联。tdc被配置为确定参考信号与数字控制振荡器(dco)信号之间的相位差。方法400可以例如分别由图1和图2的自适应门控电路140、240执行。方法400包括：在410处，基于每个延迟元件的增量延迟和pll反馈信号的周期确定门控使能信号。在420处，将门控使能信号提供给对pll反馈信号进行门控的门电路，使得当门控使能信号具有使能值时，将pll反馈信号提供给n个采样元件，而当门控使能信号不具有使能值时，将恒定值提供给n个采样元件。

在一个示例中，方法400还包括：基于增量延迟和pll反馈信号周期选择延迟元件，并且生成门控使能信号以具有使能值，直到所选延迟元件输出时钟信号为止。

在一个示例中，方法400还包括：停用在与所选延迟元件相关联的采样元件下游的采样元件。

在一个示例中，方法400还包括：控制用于延迟元件的供电电压，以使延迟元件展现出期望的增量延迟。

图4b图示了概述被配置为控制时间数字转换器(tdc)电路的示例性方法450的流程图，该tdc电路包括n个延迟元件的链和一组n个采样元件，每个采样元件与相应的延迟元件相关联。tdc被配置为确定参考信号与数字控制振荡器(dco)信号之间的相位差。方法450可以例如分别由图1和图2的自适应供电电路150、250执行。方法450包括：在460处，确定延迟元件的期望的增量延迟，其中延迟元件的增量延迟对应于在参考信号被输入到延迟元件的时间与延迟元件输出相应时钟信号的时间之间经过的时间量。在470处，控制用于延迟元件的供电电压，以使得延迟元件展现出期望的增量延迟。

在一个示例中，方法450还包括：基于供电电压与增量延迟之间的线性延迟灵敏度关系来确定将使得延迟元件展现出期望的增量延迟的供电电压。

在一个示例中，方法450还包括：基于每个延迟元件的增量延迟和pll反馈信号的周期来确定门控使能信号，并将门控使能信号提供给对pll反馈信号进行门控的门电路，使得当门控使能信号具有使能值时，将pll反馈信号提供给n个采样元件，而当门控使能信号不具有使能值时，将恒定值提供给n个采样元件。

在一个示例中，方法450还包括：基于增量延迟和pll反馈信号周期选择延迟元件，并且生成门控使能信号以具有使能值，直到所选延迟元件输出时钟信号为止。

在一个示例中，方法450还包括：停用在与所选延迟元件相关联的采样元件下游的采样元件。

从前面的描述可以看到，本文所述的自适应tdc系统、电路和方法对于特定部分和操作频率维持所需的最小有效tdc长度，同时允许该设计支持在宽范围的频率和工艺条件下的鲁棒操作。tdc长度的最小化对于降低电流消耗的激进性并从而最小化所发生的杂散水平是重要的。可选地，在相同的电流消耗下，可设计较长的tdc以便于覆盖较大的频率范围。

图5图示了根据一些方面的示例性通信电路500。电路500可选地根据功能被分组。如500所示的组件在此是出于说明性目的而示出的，并且可以包括在此未在图5中示出的其他组件。

通信电路500可以包括协议处理电路505，该协议处理电路可以实现媒体访问控制(mac)、无线链路控制(rlc)、分组数据汇聚协议(pdcp)、无线资源控制(rrc)以及非接入层(nas)功能中的一者或多者。协议处理电路505可包括执行指令的一个或多个处理核(未示出)以及存储程序和数据信息的一个或多个存储器结构(未示出)。

通信电路500还可以包括数字基带电路510，该数字基带电路可以实现物理层(phy)功能，这些phy功能包括混合自动重传请求(harq)功能、加扰和/或解扰、编码和/或解码、层映射和/或解映射、调制符号映射、接收符号和/或比特位度量确定、多天线端口预编码和/或解码中的一者或多者，多天线端口预编码和/或解码可以包括空时、空频或空间编码、参考信号生成和/或检测、前导码序列生成和/或解码、同步序列生成和/或检测、控制信道信号盲解码以及其他有关功能中的一者或多者。

通信电路500还可以包括发送电路515、接收电路520和/或天线阵列电路530。

通信电路500还可以包括射频(rf)电路525。在本发明的一个方面，rf电路525可以包括用于一个或多个发送或接收功能的多个并行rf链，每个rf链连接到天线阵列530的一个或多个天线。这些rf链中的一个或多个可以接收由包括如图1至图4所述的自适应tdc电路的pll生成的lo信号。

在本公开的一个方面，协议处理电路505可包括控制电路(未示出)的一个或多个实例，以提供用于数字基带电路510、发送电路515、接收电路520、和/或射频电路525中的一者或多者的控制功能。

尽管已经参照一个或多个实施方案图示和描述了本发明，但是在不脱离所附权利要求的精神和范围的情况下，可以对所示的示例进行变更和/或修改。特别是关于由上述组件或结构(部件、设备、电路、系统等)执行的各种功能，用于描述这种组件的术语(包括对“装置”的引用)旨在对应(除非另外指示)于执行所述组件的指定功能的任意组件或结构(例如，在功能上等同)，即使在结构上不等同于在本文所示的本发明示例性实施方案中执行该功能的公开结构。

示例可以包括主题，诸如方法、用于执行该方法的动作或块的装置、包括指令的至少一个机器可读介质，该指令当由机器执行时，使得机器执行根据本文所述的实施例和示例的用于适应tdc的操作的系统或装置或方法的动作。

示例1是一种自适应时间数字转换器(tdc)系统，tdc系统被配置为确定参考信号与锁相环(pll)反馈信号之间的相位差。系统包括自适应tdc电路和自适应门控电路。自适应tdc电路包括：n个延迟元件的链，每个延迟元件的特征在于增量延迟，增量延迟对应于在参考信号被输入到延迟元件的时间与延迟元件输出相应时钟信号的时间之间经过的时间量；门电路，门电路在门控使能信号具有使能值时输出门控的pll反馈信号；以及n个采样元件，每个采样元件与延迟元件相关联，其中每个采样元件由到达相关联的延迟元件的输入的参考信号使能，以存储门控的pll反馈信号的值。自适应门控电路被配置为基于增量延迟和pll反馈信号的周期来生成门控使能信号。

示例2包括示例1的主题，包括或省略可选元件，其中自适应门控电路被配置为基于增量延迟和pll反馈信号周期来选择延迟元件，并且生成门控使能信号以具有使能值，直到所选择的延迟元件输出时钟信号为止。

示例3包括示例2的主题，包括或省略可选元件，包括门控控制电路，门控控制电路被配置为基于存储在采样元件中的门控的pll反馈信号的值来选择用于生成门控使能信号的延迟元件。

示例4包括示例3的主题，包括或省略可选元件，其中自适应门控电路包括复用器，复用器输入由延迟元件中的两者或更多者输出的时钟信号，并且响应于选择信号，输出时钟信号中的所选择的一者作为门控使能信号；并且其中门控控制电路被配置为生成选择信号，以控制复用器输出由所选择的延迟元件输出的时钟信号。

示例5包括示例3的主题，包括或省略可选元件，其中门控控制电路被配置为停用在与所选择的延迟元件相关联的采样元件下游的采样元件。

示例6包括示例3的主题，包括或省略可选元件，其中门控控制电路被配置为响应于指示温度变化的触发信号来修改门控使能信号，以生成后续门控使能信号。

示例7包括示例3的主题，包括或省略可选元件，其中门控控制电路被配置为响应于指示lo频率变化的触发信号来修改门控使能信号，以生成后续门控使能信号。

示例8包括示例1的主题，包括或省略可选元件，还包括自适应供电电路，自适应供电电路被配置为控制用于延迟元件的供电电压，以使延迟元件展现出期望的增量延迟。

示例9包括示例1的主题，包括或省略可选元件，其中n是基于如下项来选择的：当延迟元件响应于由最小供电电压供电而展现出增量延迟时，覆盖最小操作频率的时段所必需的延迟元件的数量。

示例10是一种被配置为控制时间数字转换器(tdc)电路的方法，tdc电路包括n个延迟元件的链和一组n个采样元件，每个采样元件与相应的延迟元件相关联，其中tdc被配置为确定参考信号与数字控制振荡器(dco)信号之间的相位差。方法包括：基于每个延迟元件的增量延迟和pll反馈信号的周期来确定门控使能信号，并将门控使能信号提供给对pll反馈信号进行门控的门电路，使得当门控使能信号具有使能值时将pll反馈信号提供给n个采样元件，而当门控使能信号不具有使能值时将恒定值提供给n个采样元件。

示例11包括示例10的主题，包括或省略可选元件，还包括：基于增量延迟和pll反馈信号周期来选择延迟元件，并且生成门控使能信号以具有使能值，直到所选择的延迟元件输出时钟信号为止。

示例12包括示例10的主题，包括或省略可选元件，还包括：停用在与所选择的延迟元件相关联的采样元件下游的采样元件。

示例13包括示例10的主题，包括或省略可选元件，还包括：控制用于延迟元件的供电电压以使延迟元件展现出期望的增量延迟。

示例14是一种自适应时间数字转换器(tdc)系统，tdc系统被配置为确定参考信号与数字控制振荡器(dco)信号之间的相位差，包括自适应tdc电路和自适应供电电路。自适应tdc电路包括：n个延迟元件的链，每个延迟元件的特征在于增量延迟，增量延迟对应于在参考信号被输入到延迟元件的时间与延迟元件输出相应时钟信号的时间之间经过的时间量；以及n个采样元件，每个采样元件与延迟元件相关联，其中每个采样元件由到达相关联的延迟元件的输入的参考信号使能，以存储门控的pll反馈信号的值。自适应供电电路被配置为控用于延迟元件的供电电压，以使得延迟元件展现出期望的增量延迟。

示例15包括示例14的主题，包括或省略可选元件，其中自适应供电电路包括补偿电路，补偿电路被配置为基于供电电压与增量延迟之间的线性延迟灵敏度关系来确定将使得延迟元件展现出期望的增量延迟的供电电压。

示例16包括示例14的主题，包括或省略可选元件，其中n是基于如下项来选择的：当延迟元件响应于由最小供电电压供电而展现出增量延迟时，覆盖最小操作频率的时段所必需的延迟元件的数量。

示例17包括示例14的主题，包括或省略可选元件，还包括：门电路，门电路在门控使能信号具有使能值时输出门控的pll反馈信号；和自适应门控电路，该自适应门控电路被配置为基于增量延迟和pll反馈信号的周期生成门控使能信号。

示例18包括示例17的主题，包括或省略可选元件，其中自适应门控电路被配置为基于增量延迟和pll反馈信号周期来选择延迟元件，并且生成门控使能信号以具有使能值，直到所选择的延迟元件输出时钟信号为止。

示例19包括示例17的主题，包括或省略可选元件，包括门控控制电路，门控控制电路被配置为基于存储在采样元件中的门控的pll反馈信号的值来选择用于生成门控使能信号的延迟元件。

示例20包括示例19的主题，包括或省略可选元件，其中自适应门控电路包括复用器，复用器输入由延迟元件中的两者或更多者输出的时钟信号，并且响应于选择信号，输出时钟信号中的所选择的一者作为门控使能信号。门控控制电路被配置为生成选择信号，以控制复用器输出由所选择的延迟元件输出的时钟信号。

示例21包括示例19的主题，包括或省略可选元件，其中门控控制电路被配置为停用在与所选择的延迟元件相关联的采样元件下游的采样元件。

示例22是一种被配置为控制时间数字转换器(tdc)电路的方法，tdc电路包括n个延迟元件的链和一组n个采样元件，每个采样元件与相应的延迟元件相关联，其中tdc被配置为确定参考信号与数字控制振荡器(dco)信号之间的相位差。方法包括：确定延迟元件的期望的增量延迟，其中延迟元件的增量延迟对应于在参考信号被输入到延迟元件的时间与延迟元件输出相应时钟信号的时间之间经过的时间量；以及控制延迟元件的供电电压，以使得延迟元件展现出期望的增量延迟。

示例23包括示例22的主题，包括或省略可选元件，还包括：基于供电电压与增量延迟之间的线性延迟灵敏度关系来确定将使得延迟元件展现出期望的增量延迟的供电电压。

示例24包括示例22的主题，包括或省略可选元件，还包括：基于每个延迟元件的增量延迟和pll反馈信号的周期来确定门控使能信号，并将门控使能信号提供给对pll反馈信号进行门控的门电路，使得当门控使能信号具有使能值时将pll反馈信号提供给n个采样元件，而当门控使能信号不具有使能值时将恒定值提供给n个采样元件。

示例25包括示例24的主题，包括或省略可选元件，还包括：基于增量延迟和pll反馈信号周期来选择延迟元件，并且生成门控使能信号以具有使能值，直到所选择的延迟元件输出时钟信号为止。

示例26包括示例22的主题，包括或省略可选元件，还包括：停用在与所选择的延迟元件相关联的采样元件下游的采样元件。

结合本文所公开的方面描述的各种说明性逻辑、逻辑块、模块以及电路可以用被设计为执行本文所述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件或其任意组合来实现或执行。通用处理器可以为微处理器，但在可选方案中，处理器可以为任意常规处理器、控制器、微控制器或状态机。结合本文所公开的方面而描述的各种说明性逻辑、逻辑块、模块以及电路可用执行存储在计算机可读介质中的指令的通用处理器来实现或执行。

包括摘要中描述的内容在内的对主体公开内容的示出的实施例的以上描述并非旨在穷尽或将所公开的实施例限于所公开的精确形式。虽然本文出于说明性目的描述了特定的实施例和示例，但如相关领域的技术人员可以认识到的，被认为在这些实施例和示例的范围内的各种修改是可以的。

就此而言，虽然已经结合各种实施例和对应附图描述了所公开的主题，但应当理解，在适用的情况下，可以使用其他类似的实施例，或者可以对所述实施例进行修改和添加，以便执行所公开主题的相同、类似、可选或替代的功能，而不会与其脱离。因此，所公开的主题不应限于本文所述的任何单个实施例，而是应根据下面的所附权利要求的广度和范围来解释。

特别是关于由上述组件(部件、设备、电路、系统等)执行的各种功能，用于描述这种组件的术语(包括对“装置”的引用)旨在对应(除非另外指示)于执行所述组件的指定功能的任意组件或结构(例如，在功能上等同)，即使在结构上不等同于在此处示出的本公开示例性实施方案中执行该功能的公开结构。另外，虽然可以仅关于若干实施方案中的一个来公开特定特征，但这种特征可以与其他实施方案的一个或多个其他特征组合(如针对任意给定或特定应用可以是期望的且有利地)。短语“a、b或c中的一者或多者”的使用旨在包括a、b和c的所有组合，例如a、a和b、a和b和c、b等。