共源共栅复合开关压摆率控制的制作方法

优先权要求

本申请要求于2018年12月17日提交的序列号为16/222,700的美国专利申请的优先权，其通过引用整体并入本文。

本文总体上但非限制性地涉及电子电路，并且更具体地但非限制性地涉及用于共源共栅复合开关操作的器件、电路系统和方法，诸如可包括压摆率控制，包括用于需要电磁兼容性(emc)的高压(hv)开关应用。

背景技术：

场效应晶体管(fet)或其他晶体管可用作能够在“断开”状态和“导通”状态之间非常快速地转换的开关。在“断开”状态下，尽管在晶体管的传导端子两端施加了电压，但流过晶体管器件的电流非常少，而在“导通”状态下，尽管电流流过晶体管传导端子之间的晶体管，但可以预期该晶体管传导端子两端的电压非常小。可以通过选择施加到晶体管的控制端子(诸如fet的栅极端子)的适当的电压来控制操作晶体管的这种开关行为，而fet的传导端子(诸如fet的漏极和源极端子)负责执行提供理想的导电“导通”状态和非导电“断开”状态的开关动作。

晶体管可用作能够在“导通”和“断开”状态之间快速切换的开关，诸如用于电力转换的目的，例如，使用开关模式功率转换器，或用于电动马达控制的目的。对于某些高功率输送应用，有必要使用高压开关，该高压开关应能够在“断开”状态下传导很小的电流，尽管在晶体管的传导端子(例如，fet的漏极和源极端子)上施加了较大的电压，并且在“导通”状态下有较大电流，同时传导端子上的压降很小。

技术实现要素：

为了实现这一目标，一种方法是制造共源共栅复合开关，该开关由两个串联的开关组成：常“开”高压晶体管(hvt)，其被设计为实现较大的“断开”状态电压和较大的“导通”状态电流的目标，和常“关”低压晶体管(lvt)，其被设计为使hvt在其“导通”和“断开”状态之间换向。这两个晶体管可以由不同的材料构成：hvt由诸如氮化镓(gan)或碳化硅(sic)的宽带隙(wbg)半导体构成，而lvt由诸如硅(si)的低成本材料构成。

遗憾的是，当在“导通”和“断开”状态之间切换时，这种共源共栅复合开关经常遭受过快的转换。这些快速转换(也称为高压摆率)会导致不希望的电磁干扰(emi)，或者在马达驱动器的情况下，会损坏马达绕组所用导线之间的绝缘。

本发明的发明人已经认识到，除了其他方面之外，在许多开关应用中均存在问题，特别是在高压开关应用中，在这些应用中，诸如例如，出于电力转换的目的，可能希望非常快速地切换一个或多个晶体管。例如，对于高功率输送，尽管在这些开关传导端子(诸如fet的漏级和源极端子)两端施加了较大的电压，但仍需要使用能够在“断开”状态下在开关传导端子之间传导零电流的高压晶体管开关。遗憾的是，如本发明的发明人所认识到的，切换太快会导致从电路辐射电磁能，这会引起电磁干扰(emi)，继而可能潜在地违反政府关于电磁辐射的规定。特别是，当开关器件在“断开”和“导通”状态之间转换时，开关器件的传导端子(例如，漏极和源极)两端的变化电压(vds)会引起通过寄生电路电容的位移电流。然后，这种位移电流通过电路的物理结构被转换为emi，类似于天线的微型版本。这些位移电流的大小与电压相对于开关节点的时间的变化率(dv/dt或“压摆率”)成正比。因此，如发明人所认识到的，在某些应用中，可能感兴趣的是控制dv/dt，以在切换期间减小这些位移电流，继而有助于降低emi。在其他应用中，诸如电动马达控制，控制dv/dt或限制开关的压摆率可以有助于保护马达绕组之间的绝缘。

在切换的方法中，可以使用增强型(例如，在没有施加正控制电压的情况下常“关”)金属氧化物半导体fet(mosfet)或其他fet或其他晶体管开关，这样使用驱动器电路来驱动mosfet的栅极控制端子。(需注意：该文件认识到mosfet不需要具有“金属”栅极，例如，多晶硅或其他此类栅极旨在被包括在术语mosfet中，如本领域技术人员可以理解的。类似地，mosfet不需要具有与栅极相邻的“氧化物”绝缘体，例如氮化硅或其他栅极绝缘体旨在被包括在术语mosfet中，如本领域技术人员可以理解的。在用反相器电路或其他栅极驱动器电路驱动mosfet时，通过fet的漏极到栅极电容(cdg)自然可以在这种fet的漏极端子上获得一定程度的dv/dt控制。漏极到栅极电容cdg可以被概念化为固有的“米勒”电容，并且随着fet漏极端子上的漏极电压的变化(诸如在fet从“断开”到“导通”或从“导通”到“断开”的切换期间)，该漏极到栅极电容导致在fet的栅极中产生位移电流，如下面更详细说明的。栅极驱动器电路可以设计为“限流”，以限制其可以提供的电流量，以适应fet的米勒电容cdg的这种充电或放电，从而可以提供一定程度的压摆率(dv/dt)控制，继而有助于将emi限制在可接受的水平。

然而，如本发明的发明人所认识到的，可能期望添加与开关晶体管串联的另一晶体管(“共源共栅”晶体管)以形成“复合开关”。当复合开关处于“关闭”状态时，其可以耐受(“隔离”)比使用单个晶体管进行替代切换的情况下更大的漏极电压；这样的两晶体管复合开关可以包括开关低压晶体管(lvt)和共源共栅高压晶体管(hvt)。存在许多此类高压(hv)开关应用，包括例如用于电动汽车马达控制。但是，如本发明的发明人所认识到的，在复合开关中包括共源共栅晶体管使hvt的米勒电容cdg与由驱动复合开关的开关晶体管的栅极驱动器电路提供的驱动器电流隔离，造成在缺乏本发明技术的情况下，复合开关的压摆率(dv/dt)可能无法得到很好的控制，并且可能会放出比所期望的更多的电磁能量，从而导致从政府法规或特定应用的要求来看可能无法接受的emi问题。

为了帮助解决这些问题和其他问题，本发明人已经认识到，复合开关可以设置有附加电路系统，以帮助提供对复合开关更好的压摆率(dv/dt)控制，以限制切换期间的电磁能量辐射，降低emi，从而帮助保护电动马达应用等中的马达绕组。附加压摆率控制电路系统可以被配置为仅为复合开关的“导通”到“断开”转换或“断开”到“导通”转换之一或对两种转换都提供压摆率控制，如本文中进一步说明的。压摆率控制电路系统可以包括二极管或晶体管耦合，并且可以包括对形成复合开关的共源共栅和开关晶体管器件的独立控制。压摆率控制电路系统可以配置为控制耗尽型(例如，常“开”)结型场效应晶体管(jfet)或复合开关(或其他宽带隙半导体共源共栅开关)的其他fet或其他共源共栅晶体管，诸如可以在复合开关“断开”时用于在某些hv应用中提供较高的隔离电压。

进一步地，本发明人还认识到，当复合开关处于“导通”状态时，通过可控地正向偏置“常开”hvt，可以提高效率和导通状态电阻。具体地，通过在“导通”状态下将hvt的栅极驱动为正，可降低其电阻，并增大其饱和电流。在hvt是结型场效应晶体管(jfet)的情况下，在这种导通状态下，可以诸如通过监测jfet的栅极-源极结电压或栅极电流来监测jfet温度。这样的温度信息可以用于控制、效率优化、故障监测或其他目的。

本发明内容旨在提供本专利申请的主题的概述。其并不旨在提供对本发明的排他性或穷尽性的解释。具体实施方式被包括在内，以提供关于本专利申请的进一步信息。

附图说明

在未必按比例绘制的附图中，相似的数字可以在不同的视图中描述类似的部件。具有不同字母后缀的相似数字可以表示类似部件的不同实例。附图通过实例而非限制性的方式总体示出了本文中讨论的各个实施例。

图1a示出了与复合开关相反的单晶体管开关方法的示例。

图1b示出了与复合开关相反的另一单晶体管开关方法的示例。

图2示出了可以包括复合开关的开关方法的示例，诸如可以包括与高压晶体管(hvt)串联的低压晶体管(lvt)。

图3a示出了切换方法的示例，诸如可以包括其中hvt的控制端子电连接至lvt的控制端子的复合开关。

图3b示出了类似于图3a所示的开关方法的示例，但是该开关方法将hvt的控制端子耦合到栅极驱动器，同时允许hvt和lvt的控制端子之间存在电压差。

图4a、图4b和图4c示出了可以使用复合开关的各种开关方法的相应示例，诸如用于提供对一个或两个开关转换的独立或不对称压摆率控制。

图5示出了一种开关方法的示例，其中耦合电路系统可以包括除了图4a、图4b或图4c的示例中所示的一个或多个二极管之外或者作为其替代的一个或多个晶体管。

图6示出了一种开关方法的示例，其中耦合电路系统可以包括耦合晶体管，诸如可以在复合开关的lvt和hvt的控制端子之间提供期望的耦合量，诸如仅在开关转换期间，如果需要的话，耦合晶体管可以使用不同的、单独的或独立的控制电压电平，也可以将其提供给hvt，或者两者兼而有之。

图7示出了根据本压摆率控制技术的说明性示例的操作方法的各方面的示例。

图8示出了根据本压摆率控制技术的说明性示例的操作方法的各方面的示例。

图9a(vgs＝0v)和图9b(vgs＞0v，栅极-源极结型二极管正向偏置)显示了jfet的概念化截面图，其示出了栅极驱动电压对jfet在其欧姆工作区域的影响。

图10a(vgs＝0v)和图10b(vgs＞0v，栅极-源极结型二极管正向偏置)显示了jfet的概念化截面图，其示出了栅极驱动电压对jfet在其饱和工作区域的影响。

图11是显示了针对栅极-源极电压vgs的不同值的概念化ids相对于vds特性曲线的曲线图，其中在正向偏置jfet的栅极-源极结型二极管的值处虚线表示vgs＝0，而实线表示vgs＞0。

图12a显示了(对于vgs＝0v)jfet的栅极到源极pn结的概念化能带图。

图12b显示了(对于vgs＞0v)jfet的栅极到源极pn结的概念化能带图。

图13是示出了电流控制示例的电路示意图，在该电流控制示例中，当共源共栅复合开关处于“导通”状态时，复合开关可以被偏置以正向偏置jfet的栅极-源极结型二极管。

图14示出了诸如可以在图13的电流控制示例中使用的限流hvt驱动器电路系统的示例。

图15是类似于图13所示的电路示意图，但是使用了对jfet的栅极电压的固定或自适应偏置电压控制。

图16a至图16b概念性地示出了不需要闭环反馈伺服控制的合成固定电压vjdd的技术的示例。

具体实施方式

本发明的发明人已经认识到，除了其他方面之外，高压(hv)复合开关可以设置有附加电路系统，以帮助提供对复合开关的更好的压摆率(dv/dt)控制，以限制在切换期间可能导致非期望emi的电磁能量辐射。附加压摆率控制电路系统可以被配置为仅为复合开关的“导通”到“断开”转换或“断开”到“导通”转换之一或对两种转换都提供压摆率控制，如本文中进一步说明的。压摆率控制电路系统可以包括二极管或晶体管耦合，并且可以包括对形成复合开关的共源共栅和开关晶体管器件的独立控制。压摆率控制电路系统可以配置为控制耗尽型(即常“开”)结型场效应晶体管(jfet)或复合开关(或其他宽带隙半导体共源共栅开关)的其他fet或其他共源共栅晶体管，诸如可以在复合开关“断开”时用于在某些hv应用中提供较高的隔离电压。

进一步地，当复合开关处于“导通”状态时，通过可控地正向偏置“常开”jfet，可以提高效率和导通状态电阻。在这种导通状态下，可以诸如通过监测jfet的栅极-源极结电压或栅极电流来监测jfet温度。这样的温度信息可以用于控制或其他目的。

控制共源共栅复合开关压摆率

为了比较，图1a示出了与复合开关相反的单晶体管开关方法100的示例。在图1a中，增强型(常“关”)开关fet102可以包括控制或栅极端子，并且可以包括第一传导端子和第二传导端子。开关传导端子可以包括可以连接到要切换的节点106的漏极端子和可以连接到接地或其他参考节点的源极端子，诸如图1a所示。开关fet102的栅极端子g可以由驱动器电路104驱动。驱动器电路104可以包括例如反相器电路、非反相缓冲电路等。图1a中明确示出了开关晶体管的栅极-漏极电容cdg，但是，cdg不必是单独的电容器，而是可以是开关fet102本身的固有栅极-漏极电容。

在图1a的示例中，当切换fet102时，可以自然地获得对要切换的节点106的dv/dt压摆率控制。当节点106处fet102的漏极处的电压相对于fet102的源极处的稳定接地电压或其他参考电压发生变化时，fet102的cdg会在fet102的栅极中产生位移电流。在切换期间这种位移电流由栅极驱动器电路104提供。栅极驱动器电路104可以配置为被“限流”，以具有良好受控和受限的电流驱动能力，诸如可以通过为上拉fet或下拉fet或两者的特定的工艺跨导选择合适的宽度/长度尺寸来建立，该上拉fet或下拉fet耦合到驱动器电路104的输出和开关fet102的栅极端子。当栅极驱动器电路104被限流时，由于“米勒反馈”现象，开关fet102的节点106处的漏极的dv/dt压摆率可以通过电流直接控制为：

dv/dt＝igate/cdg等式1。

图1b示出了与复合开关相反的另一单晶体管开关方法150的示例。在图1b的示例中，可以在驱动器104和fet102的栅极g之间添加电阻来控制电流。在图1b的示例中，驱动器104的源极电流受到放置在驱动器104的输出和fet102的栅极g之间的电阻ron的限制。驱动器104的灌电流受到ron和roff的并联组合的限制。在图1b的示例中，二极管doff与roff串联，其中roff和doff的这种串联组合与电阻ron并联布置。二极管doff将针对102的栅极g从高到低的一部分切换导通，从而提供通过roff的并联路径，使得可以通过比驱动器104的电流源更小的电阻(ron与roff并联)限制驱动器104的电流吸收，这是由于当fet102的栅极g从低切换到高时二极管doff断开，该驱动器的电流源仅受ron的限制。因此，在图1b的示例中，栅极驱动器电路104的电流和因此节点106的dv/dt可以由电阻ron和roff以及开关fet102的“米勒平台”来控制，出现米勒平台是由于开关fet102的漏极和栅极之间存在cdg米勒反馈。在图1b的示例中，由于通过ron和通过ron和roff的并联组合建立的源电流和灌电流的值不同，因此节点106的正dv/dt和节点106的负dv/dt不必具有相同的值，如上所述。

图2示出了可以包括复合开关201的开关方法200的示例。复合开关可包括增强型(常“关”)低压晶体管(lvt)，诸如开关fet202，或与共源共栅高压晶体管(hvt)串联的其他晶体管(例如，双极、场效应等)，该共源共栅高压晶体管为诸如共源共栅耗尽型(常“开”)jfet203或其他共源共栅晶体管(例如mosfet、hemt或其他场效应或其他晶体管等)。耗尽型jfet203或其他类型的耗尽型hvt可以有助于改善复合开关的隔离电压，即当202、203形成的复合开关处于“断开”状态时，开关节点206和开关fet202的源极所耦合的接地或参考节点之间的电压量。可以使用与开关fet202类型不同的半导体来制造耗尽型共源共栅jfet203。例如，耗尽型共源共栅jfet204可以包括宽带隙半导体材料，以有助于改善耗尽型共源共栅jfet203两端以及继而改善复合开关201两端的隔离电压。jfet203的这种宽带隙半导体材料可以包括例如诸如gan或sic的化合物半导体。宽带隙半导体jfet可以现成地用作耗尽型器件。然而，尽管在本文中强调了jfet，但是可以使用其他类型的晶体管。

如图2的示例中所示，可以期望构造复合晶体管开关(“复合开关”)201，这样使用与高压常开型jfet203或其他高压fet(hvt)或其他hvt串联的低压增强型(常“关”)开关fet202(lvt)来构造。jfet203能够在其断开状态下耐受较大的电压，但是由于它是常开型(例如，其需要负的栅极-源极电压来断开)，因此所包含的常关型增强型mosfet开关fet202与jfet203的源极串联在一起。

如果通过在其栅极g上设置零伏来断开fet202，则节点208处fet202的漏极将充电至jfet203断开所需的(正)电压，因为这会导致jfet203经历负栅极-源极电压。如上所述，fet202和jfet203的这种串联共源共栅布置的有益效果是允许将不同的半导体材料用于这些器件中的每一个，可以针对其特定用途选择或配置每种半导体材料。但是，jfet203的漏极到栅极电荷在fet202的源极端子处直接分路到复合晶体管201的源极(经由jfet203的栅极到fet202的源极的连接，如图2所示)，而不是反馈到fet202的栅极g，后者连接到栅极驱动器电路104的输出。因此，在图2的示例中，可以说jfet203在节点208处将fet202的栅极g与fet202的漏极处的其漏级电压屏蔽。因此，图2所示的fet202(继而是复合晶体管201)没有经历从其开关节点206到栅极节点g的米勒反馈。这可能导致对开关节点206的较大的未良好控制的dv/dt并导致emi，即使已控制了驱动器电路104所提供的栅极电流。

图3a示出了开关方法300的示例，诸如可以包括复合开关201，其中jfet203的栅极电连接到fet202的栅极g，而不是如图2的示例所示电连接到fet202的源极。图3a所示的开关方法300可以有助于解决开关方法200的某些问题，诸如以上相对于图2所解释的。如图3a所示，在切换期间，对jfet203的cgd的充电或放电由正驱动fet202的栅极驱动器104提供，其可以利用关于图1a描述的米勒反馈行为来控制开关节点206的压摆率dv/dt。如以上关于图1a所描述的，在图3a的示例中，jfet203的漏极节点206的dv/dt受到来自对fet202的栅极g充电的驱动器电路104的输出的相同栅极驱动电流的限制。然而，在图3a的示例中，当fet202导通时(当fet202的栅极g被驱动到正电压时)，耗尽型jfet203的栅极-源极结型二极管导通并且在jfet203的栅极和源极之间传导电流。这会产生两种不良影响。首先，它会产生大量的电流消耗和功率浪费。其次，它可能会使栅极驱动器电路104无法完全将fet202的栅极g驱动到正(例如，提供给驱动器电路104供电的较高电源电压)，从而导致fet202的“导通”电阻比fet202的节点g处电压未受此限制情况下的电阻更大。由于这些不良影响，图3a的方法可能无法获得有用的应用。

图3b示出了类似于图3a中所示的开关方法350的示例，但是其认识到可能期望由栅极驱动器电路104提供jfet203的cdg，但是允许在fet202的栅极节点g处的电压和jfet203的栅极处的电压之间存在电压差。可以通过包括诸如可以在驱动器电路104的输出和jfet203的栅极之间的耦合电路系统来提供这样的电压差，该耦合电路系统可以提供偏移电压(在图3b中，由电压源vgg概念性表示)。如图3b所示，偏移电压vgg出现在fet202的栅极g和jfet203的栅极之间。

如果偏移电压vgg足够大，则可以将fet202的栅极g完全驱动为正，同时将jfet203的栅极上的电压保持足够低，以避免在复合开关201处于“导通”状态时导通耗尽型jfet的栅极-源极结，从而避免过多的电流消耗和功耗，并允许fet202的栅极g足够正，以在图3b中的复合开关201处于其“导通”状态时获得fet202的低“导通”电阻。进一步地，在图3b的示例中，jfet203的米勒反馈将允许由限流驱动器电路104提供的栅极驱动电流很好地控制节点206的压摆率dv/dt，这有助于降低emi，而不会导致上述关于图3a所述的不良行为。为了产生偏移电压vgg，可以使用一个或多个二极管、晶体管或开关，如本文中进一步描述的。偏移电压vgg不必恒定——在图3b所示的复合开关201的“导通”状态下需要偏移电压vgg以避免耗尽型jfet203的栅极-源极结导通，但是可以在图3b所示的复合开关201的“断开”状态下提供不同的或零偏移电压vgg。下面提供了进一步的示例和说明，包括其中复合开关的“导通”和“断开”状态之间的偏移电压可能不同的示例，诸如通过适当配置驱动器电路104的输出和fet202或jfet203中的一者或两者之间的耦合电路系统。

图4a示出了可以使用复合开关201的开关方法400的示例，其中耦合电路系统可以包括第一二极管doff，该第一二极管的阳极电连接或耦合到jfet203的栅极，并且其阴极耦合到fet202的源极g以及驱动器电路104的输出。耦合电路系统可以进一步包括第二二极管don，该第二二极管的阳极耦合到fet202的源极，并且其阴极耦合到jfet203的栅极。doff或don中的一者或两者可以包括一个或多个二极管的串联串，以产生期望大小的偏移电压vgg。在图4a的开关方法400中，仅复合开关201的断开具有通过限流栅极驱动器104在206处的开关节点的受控dv/dt，而复合开关201的导通并不具有在206处的开关节点的受控dv/dt。

在图4a中，当复合开关201断开时，doff变为正向偏置并导通以将jfet203的栅极和cdg耦合到限流电流驱动器电路104的输出，这经由限流驱动器电路104放电cgd提供了对节点206的压摆率限制，而doff被反向偏置并在此开关转换期间保持断开。

在图4a中，当复合开关201导通时，doff被反向偏置，并且jfet203的栅极与驱动器电路的输出隔离。在此开关转换期间，jfet203的栅极耦合到fet202的源极，该fet的源极连接到接地或其他参考节点，从而使得jfet203的cdg经由don从接地或其他参考节点充电，而不是经由限流驱动器电路104。

图4b示出了可以使用复合开关201的开关方法420的示例，其中耦合电路系统可以包括第一二极管doff，该第一二极管的阳极电连接或耦合到jfet203的栅极，并且其阴极耦合到fet202的源极而不是驱动器电路104的输出。耦合电路系统可以进一步包括第二二极管don，该第二二极管的阳极耦合到fet202的栅极g并且还耦合到驱动器电路104的输出，并且其阴极诸如通过偏移电压发生器vgg耦合到jfet203的栅极，在示例中，诸如可以包括一个或多个二极管。doff或don中的一者或两者可以包括一个或多个二极管的串联串，以产生期望的电压降。在图4b的开关方法420中，仅复合开关201的导通具有通过限流栅极驱动器104在206处的开关节点的受控dv/dt，而复合开关201的断开并不具有在206处的开关节点的受控dv/dt。

在图4b中，当复合开关201导通时，don变为正向偏置并导通以将jfet203的栅极耦合到限流电流驱动器电路104的输出，以使jfet203的cdg放电，这经由限流驱动器电路104提供了对节点206的压摆率限制，而doff被反向偏置并在此开关转换期间保持断开。

在图4b中，当复合开关201断开时，don被反向偏置，并且jfet203的栅极与驱动器电路104的输出隔离。在此开关转换期间，jfet203的栅极经由正向偏置的doff耦合到fet202的源极，该fet的源极连接到接地或其他参考节点，从而使得jfet203的cdg经由don从接地或其他参考节点充电，而不是经由限流驱动器电路104。

图4c示出了可以使用复合开关201的开关方法450的示例，其中耦合电路系统可以包括第一二极管doff，该第一二极管的阳极电连接或耦合到jfet203的栅极，并且其阴极耦合到fet202的源极以及驱动器电路104的输出。耦合电路系统可以进一步包括第二二极管don，该第二二极管的阳极耦合到fet202的栅极g并且还耦合到驱动器电路104的输出，并且其阴极通过偏移电压发生器vgg耦合到jfet203的栅极，在示例中，诸如可以包括一个或多个二极管。doff或don中的一者或两者可以包括一个或多个二极管的串联串，以产生期望的电压降。在图4c的开关方法450中，复合开关201的导通和断开均在206处由限流栅极驱动器104控制开关节点的dv/dt。

在图4c中，当复合开关201导通时，don变为正向偏置并导通以将jfet203的栅极耦合到限流电流驱动器电路104的输出，以使jfet203的cdg放电，这在此开关转换期间经由限流驱动器电路104提供了对节点206的压摆率限制，而doff被反向偏置并在此开关转换期间保持断开。

在图4c中，当复合开关201断开时，don被反向偏置，但是doff被正向偏置，使得jfet203的栅极经由正向偏置的doff耦合到驱动器电路104的输出，从而使得jfet203的cdg通过来自限流电流驱动器电路104的正向偏置的doff进行充电，从而在此开关转换期间限制节点206的压摆率。

如上所述，可以选择或确立偏移电压vgg的量，以便在复合开关201处于“导通”状态时抑制耗尽型jfet203的栅极-源极二极管导通，否则可能会消耗过多的功率和妨碍获得fet202，继而妨碍复合开关201的低“导通”电阻。

图5示出了一种开关方法500的示例，其中耦合电路系统可以包括除了图4a、图4b或图4c的示例中所示的一个或多个二极管之外或者作为其替代的一个或多个晶体管。在图5的示例中，二极管doff以类似于如上关于图4a和图4c所示和描述的方式布置,其阳极耦合到jfet203的栅极且其阴极耦合到驱动器电路104的输出和fet202的栅极g，诸如当复合开关201断开时，用于通过限流驱动器电路104提供对节点206的压摆率dv/dt控制。诸如npn双极结晶体管(bjt)qon的晶体管替换了图4c的二极管don，诸如其发射极耦合到jfet203的栅极，其集电极耦合到驱动器电路104的输出并耦合到fet202的栅极g以及其基极耦合到fet202的源极，该源极继而又可以耦合到接地或其他参考节点，如图5所示。

在图5的示例中，如由耦合到fet202的源极的bjtqon的基极所控制的，仅当jfet203的栅极电压下降到fet202的源极电压或以下时，jfet203的栅极才通过bjtqon耦合到fet202的栅极g。这使得在复合开关201处于“导通”状态时，无需将耗尽型jfet203的栅极-源极二极管导通，即可将fet202的栅极g完全驱动为正，并且bjtqon自动隔离所需的电压。

图5所示示例的变体可以包括将mosfet或bjt或其他类型的晶体管用于qon，从而以编程的或其他指定的电压甚至可调电压驱动qon的控制端子(例如，栅极或基极)。在一种变型中，二极管doff可以以类似于图5中用qon代替don所示的类似方式用适当的晶体管代替。在附加的或另选的变型中，单个bjt或fet或其他晶体管可以用于充当导通和断开二极管的作用，诸如通过提供jfet203到限流驱动器电路104的选择性耦合，以提供对jfet203的cdg的期望的充电或放电，继而提供对开关节点206的期望的压摆率控制的dv/dt。如本文所述，这可以帮助抑制emi。在附加的变型中，可以调节耦合到驱动器104的jfet203栅极电流的比例，诸如通过采用半导体处理技术，或者通过使用本领域技术人员所熟悉的现有“电流镜”型电路技术使用多个晶体管来合成具有期望β的晶体管来减小耦合晶体管qon的电流增益(β)。β的减小导致jfet203的更大份额的栅极电流由耦合晶体管qon的基极电流提供，而不是由驱动器电路104提供。可以使用双极结型晶体管、fet或其他类型的晶体管来合成β减小的晶体管。

图6示出了开关方法600的示例，其中耦合电路系统可以包括诸如耦合fet625的耦合晶体管，该耦合晶体管的传导端子可以位于jfet203的栅极和mosfet驱动器电路104a的输出之间，该mosfet驱动器电路也连接到fet202的栅极g。可以包括单独的jfet驱动器电路104b，以在复合开关201的“导通”和“断开”状态下将jfet203的栅极驱动到期望的相应电压。可以从与提供给mosfet驱动器电路104a的电源不同的(例如，电压较高或电压较低、上电源轨)电源向单独的jfet驱动器电路104b供电。驱动器电路104a-b中的一者或两者可以是限流的，诸如通过适当地选择驱动器电路104a-b中的一者或两者内的输出上拉或下拉晶体管中的一者或两者来限流。例如，jfet驱动器电路104b可以包括输出上拉晶体管，该输出上拉晶体管的大小被设定为限流的，使得其在jfet203的栅极处的输出电压呈现jfet203将允许的任何特定电压。

在图6中复合开关201从“导通”到“断开”或从“断开”到“导通”的期望的一个或两个开关转换期间，仅需要“选通”或类似地短暂地导通耦合fet625，而在完成向这种状态的转换之后，在复合开关201的“导通”状态或“断开”状态中的一个或两个期间，耦合fet625不需要保持导通。施加到耦合fet625的栅极端子的电压不必限于落入用于向mosfet驱动器电路104a供电的上电源轨和下电源轨(例如，vdd、vss)内。例如，如果需要的话，诸如在开关转换期间，可以用超过vdd的电源电压来选通或以其他方式驱动耦合fet626。在高压复合开关中，这可以调节fet202和jfet203的相应栅极之间的偏移电压vgg的量。如果附加地或另选地期望使用耦合晶体管625以允许jfet203的栅极电流的期望部分耦合到fet202的栅极，诸如在选定的一个或两个开关转换过程中，则电流增益(β)可以通过采用双极结型晶体管(bjt)或电流镜电路技术来合成β减小的晶体管来进行调节，诸如先前在图5的讨论中所讨论的。

例如，这可以允许在需要时通过限流mosfet驱动器电路104a限制节点206的压摆率，但在开关转换之后，jfet可以通过其自身的jfet驱动器电路104b偏置，同时复合开关201保持在其“导通”状态或“断开”状态。这允许以比jfet203的源极处的电压更正的电压来驱动jfet203的栅极，诸如可以有助于减小jfet203的沟道电阻并增加其电导，诸如在复合开关的“导通”状态期间。在此开关转换结束之后，可以禁用耦合晶体管625，从而允许驱动器104a完全增强fet202，而没有多余的电流流入jfet203的栅极。因此，fet202可以被完全增强并且不会遭受高的“导通”电阻。

然后可以允许驱动器104b独立于fet202的栅极处的电压来驱动jfet203的栅极。可能希望jfet203的栅极稍微为正，以增加或最大化jfet203的电导，而不是用如此强的电流来驱动它，以致于由于栅极二极管传导而引起过多功率损耗。驱动器104b可以被配置为提供有限的电流，从而在增加或最大化jfet203的电导的同时避免过多的功率损耗。

如本文所述，用于提供耦合电路系统的各种技术诸如可以有助于适当地控制复合开关的高压晶体管(hvt)和低压晶体管(lvt)，可以有助于提供诸如可以包括开关节点的压摆率被良好控制的高压开关操作的优点，以抑制或限制可能从电路辐射的、政府法规或特定应用的需要所阻止的emi。

图7示出了根据本发明技术的说明性示例的操作方法700的各方面的示例。在702处，可以使用诸如栅极驱动器电路104的第一栅极驱动器电路来驱动复合开关的lvt(例如，lvfet)的控制端子(例如，栅极端子)，该第一栅极驱动器电路可以是限流的，如本文所解释的。在704处，可以诸如通过使用晶体管或二极管中的至少一者在hvt和lvt的控制端子之间提供受控耦合来限制复合开关的开关节点的压摆率，诸如在开关转换期间，诸如通过使用用于驱动lvt的电流驱动器电路的驱动电流限制来限制hvt的米勒电容cgd的充电或放电。

图8示出了根据本发明技术的说明性示例的操作方法800的各方面的示例。在802处，可以使用第一驱动器电路来驱动复合开关的hvt的控制端子。在804处，可以使用第二驱动器电路来驱动lvt的控制端子。在806处，如果需要，例如可以仅在开关转换期间，诸如通过选通在lvt和hvt的控制端子之间提供受控耦合(例如，经由耦合晶体管)。耦合晶体管控制端子电压不必通过提供给第一驱动器电路和第二驱动器电路中的一者或两者的电源电压来限制。第一驱动器电路和第二驱动器电路的电源不必相同；例如，其可以用于为耦合到lvt的驱动器电路提供更高的电源电压以提供lvt的更低的“导通”电阻。

本文所述的具有与常关型低压晶体管(lvt)串联的高压晶体管(hvt)的共源共栅复合晶体管开关结构可以被配置为使得hvt的电荷耦合到lvt的栅极，诸如使用一个或多个晶体管、一个或多个二极管或其组合，以允许控制hvt的漏极dv/dt，同时允许hvt和lvt具有不同的栅极电压。复合晶体管开关可为开关的开关节点处的正dv/dt和负dv/dt开关转换提供不同的电流路径，例如，使得第一路径可将其电荷馈送到lvt的栅极，而另一第二路径并不如此，从而在需要时允许不对称的dv/dt控制。如本文所述，复合晶体管可以配置为在一个或两个开关转换中将所需部分的hvt的栅极电流耦合到lvt的栅极。如本文所述，可以某种方式限制馈送到lvt开关晶体管的栅极的电流，以控制hvt的dv/dt。可以提供耦合晶体管，诸如可以诸如仅在开关转换期间主动地驱动(例如，以受控方式选通或以其他方式短暂地导通)，以在开关转换期间动态地控制耦合，同时允许在复合开关不进行开关转换而是保持其“导通”或“断开”状态之一时，独立地控制hvt和lvt的控制节点。进一步地，可以将hvt栅极驱动到比其源节点更正的电压——不受用于控制lvt的正电压电平的影响，以提高hvt的“导通”状态电导。

控制jfet共源共栅hvt的栅极-源极结型二极管的正向偏置

jfet通常是耗尽型(即常开)器件，这意味着当jfet的栅极-源极电压(vgs)为零时，在jfet的漏极和源极传导端子之间存在导电通道，使得大的漏极-源极电流(ids)可以在jfet的漏极和源极传导端子之间流动，而漏极-源极电压降(vds)很小。为了关闭耗尽型(常开)jfet，必须施加负vgs来耗尽电荷载流子的导电通道，以使电流ids变为零，从而使漏极-源极电压vds变大。

对于电力电子电路系统，“常开”特性可能是不希望的。例如，如果功率电子电路在控制电路取得控制之前(例如，在上电或复位条件下)就已通电，则“常开”开关可能会传导较大且不受控制的电流，甚至可能会因此而损坏。因此，可能需要“常关”特性。这可以通过在复合开关设置中添加与“常开”jfet高压晶体管(hvt)串联的“常关”的低压晶体管(lvt)来实现。

返回到图2，如图所示，当在复合开关201中使用“常开”jfet203作为与lvtfet202串联的共源共栅hvt器件时，当复合开关201处于“导通”状态时可以将jfet203的栅极-源极电压驱动为零伏，其中jfet203和lvtfet202两者均导通并传导。这可以通过将jfet203的栅极端子电连接到fet202的源极端子来实现。在这样的状态下，jfet203的栅极-源极结型二极管未被正向偏置。

虽然对于jfet203使用“常关”jfet可以避免使用串联连接的“常关”的lvtfet202来使用正向控制电压驱动信号进行开关的需要，但是这种常关型jfet更加复杂、制造昂贵且不常见，并且对于许多应用而言可能是成本高昂的。

本发明的发明人还已经认识到，除其他外，尽管将正的栅极驱动电压施加至共源共栅hvtjfet203的栅极(即，相对于jfet203的源极为正，以使jfet203的栅极-源极结型二极管正向偏置)不会增加图2所示使用“常开”jfet203的电路系统的交换行为，这样做仍然具有价值。更具体地，诸如当复合开关201处于“导通”状态时，这样做可以显著改善jfet203的传导。它可以减小jfet203的导通状态电阻，并且可以有利地帮助增加jfet203离开其“线性”工作区域并进入其“饱和”工作区域时jfet203的漏级-源极电流ids的值。

返回图6，在复合开关201的导通状态期间，可以采用用于jfet203的驱动器电路来对jfet203的栅极进行正向偏置。

在jfet203的栅极-源极结被正向偏置的状态下，jfet203的这种正向偏置结电压(或相应的栅极电流)也可以用作jfet203的温度的指示。jfet203的正向偏置结电压vgs与绝对温度(ctat)互补。进一步地，jfet203的温度可以用作jfet203以及继而复合开关201在给定电路应用中(诸如在开关模式功率电子器件或其他电路中的特定功率水平下)运行的良好程度或效率的指示。例如，jfet203的温度的指示可以用于提供警报，诸如故障情况的警报，诸如当jfet203的温度的指示超过指定的阈值或当其变化超过指定的量时。然而，应小心控制在jfet203的栅极-源极结型二极管的正向偏置情况下操作复合开关201，以避免jfet203组件劣化或烧坏。如下将进一步说明一些示例——将“常开”jfet203的栅极驱动到正vgs，以帮助获得一个或多个所得到的有益效果，例如，降低导通电阻、增加饱和电流、提高温度感应能力，并且以可以通过对jfet203的栅极-源极结型二极管进行正向偏置来避免过多的功率损耗的方式进行操作。

图9a(vgs＝0v)和图9b(vgs＞0v，栅极-源极结二极管正向偏置)显示了jfet203的概念化截面图，其示出了栅极驱动电压对jfet在其欧姆工作区域的影响，例如，当jfet的传导端子vds两端的电压较小时。在该示例中，jfet器件的源极、漏极和沟道区域是n掺杂的，从而提供自由电子以在沟道区域中进行传导，而栅极是p掺杂的，从而为jfet器件提供控制端子。沟道的横截面周长决定了jfet器件的导通状态电阻。较大的周长允许更多的漏极-源极电流传导，从而降低jfet的导通电阻。通过向栅极-源极pn结型二极管施加足够的负电压，可以断开此“常开”jfet晶体管，这是因为由此沟道中的自由电子耗尽了。图9a显示了处于导通状态且栅极-源极电压为零(vgs＝0)的jfet。即使jfet处于“导通”状态，由于pn结的内建电势的形成，沟道也会部分耗尽。图9b显示了相同的jfet，其中相对于jfet器件的源极端子，向栅极端子施加了正的正向偏置。向栅极施加这样的正偏置电压会降低结的内建电势，从而导致耗尽区减小并且沟道周长增大。因此，正的栅极偏置会降低jfet的导通状态电阻。

图10a(vgs＝0v)和图10b(vgs＞0v，栅极-源极结型二极管正向偏置)显示了jfet的概念化截面图，其示出了当vds较大时栅极驱动电压对jfet在其饱和工作区域的影响。图10b的正栅极偏置被图示为所对应的沟道周长比图10a的零栅极偏置所存在的沟道周长更大。因此，相对于零栅极偏置电压条件，正栅极偏置在操作jfet的饱和区域中产生较大的饱和电流。

图11是显示了针对栅极-源极电压vgs的不同值的概念化电流ids相对于电流vds特性曲线的曲线图，其中在正向偏置jfet的栅极-源极结型二极管的值处虚线表示vgs＝0，而实线表示vgs＞0。如图11所示，对于低vds值，在jfet工作的欧姆状态下，正栅极-源极偏置电压会增加给定vds的漏极-源极电流ids。此增加的ids/vds斜率意味着在欧姆区域中的较低的导通状态电阻，诸如在图11中相对于vgs＝0的条件，对于vgs＞0所可以观察到的。当vgs＞0时，此较低的导通状态电阻允许jfet在欧姆区域的工作效率比vgs＝0时高。在jfet工作的饱和状态下，在较大的漏级-源极电压vds下，相对于vgs＝0的情况，正的栅源偏置电压vgs＞0会增加饱和电流ids。这可以有助于使jfet器件向电路提供更多功率，而不会产生过热的风险，这是因为它在较大电流范围内保持欧姆状态。当vgs＞0时，饱和区域的开始还有利地出现在比vgs＝0时更高的vds值上。

图12a显示了(对于vgs＝0v)jfet的栅极到源极pn结的概念化能带图，显示了价带边缘、导带边缘和费米能级。在施加零电压的情况下，费米能量在整个器件中都是恒定的，内建电势出现在jfet器件的栅源pn结内；电位变化的范围决定了耗尽区的范围。

图12b显示了(对于vgs＞0v)jfet的栅极到源极pn结的概念化能带图，显示了价带边缘、导带边缘和费米能级。施加此正电压会降低jfet的pn结的内建电势，从而减小耗尽区的范围并增加沟道周长。附加地，内建电势的这种减小导致空穴从栅极到沟道区的一些传导以及电子从沟道区到栅极区的一些传导。过度传导可能是不希望的，因为它会导致发热并可能损坏jfet。但是，适度的传导是有用的。这表明所施加的正电压已在很大程度上抵消了内建电势。由于内建电势取决于温度，因此可以将导致这种适度栅极电流传导的施加电压的测量结果用作jfet温度的指示，其可以用于监测，诸如故障指示、老化指示或其他目的。

图13是示出其中复合开关201可以由偏置电路系统1302偏置的示例的电路示意图，该偏置电路系统可以包括hvt栅极驱动器电路1304，该hvt栅极驱动器电路包括耦合到jfet203的栅极的输出端子，并且该hvt栅极驱动器电路1304被配置为当共源共栅复合开关201处于“导通”状态时，对jfet203的栅极进行偏置，以使jfet203的栅极-源极结型二极管正向偏置。hvt栅极驱动器电路1304可以包括jfet栅极偏置电压控制电路系统或jfet栅极偏置电流控制电路系统中的至少一者，以在共源共栅复合开关201处于“导通”状态时控制jfet203的栅极-源极结型二极管的正向偏置量。在图13的示例中，hvt栅极驱动器电路1304可以包括诸如电流源ijg所示的限流电路，该限流电路可以被配置为当共源共栅复合开关201处于“导通”状态时，限制在jfet203的栅极-源极结型二极管被正向偏置时jfet203的栅极电流，如本文所进一步解释的。

在图13的示例中，偏置电路系统1302可以包括被配置为偏置“常开”或耗尽型jfet203的栅极的hvt栅极驱动器电路1304，该hvt栅极驱动器电路可以与lvt栅极驱动器电路1306分离，该lvt栅极驱动器电路可以被配置为偏置“常关”或增强型lvtfet202的栅极，尽管为了使复合开关201换向它们的开关时序可以在很大程度上重合。hvt栅极驱动器电路1304和lvt栅极驱动器电路1306两者都可以具有高输入阻抗，并且可以由上电源轨vdd和下电源轨vss供电，该下电源轨vss可以是接地或者可以是另一个参考节点。尽管lvt栅极驱动器电路1306可以具有低输出阻抗，但是hvt栅极驱动器电路1304可以具有由限流电流源ijg的输出阻抗确定或控制的输出阻抗，如图13所示。通过将jfet203的栅极电流限制为限流电流源ijg的受限电流，可以避免jfet203的栅极-源极结正向偏置时在jfet中的过多功耗或进行限制，以达到指定值。因为jfet203的栅极电流正向偏置jfet203的栅极-源极和栅极-沟道结，所以可以减小或最小化jfet的沟道耗尽，诸如相对于vgs＝0条件而言。如上所述，这可以有助于“打开”沟道或改善沟道周长，并且可以有助于增加、改善或最大化从jfet203的漏极到jfet203的源极的电导。电导率调制可以有助于进一步改善vgs＞0情况下jfet203的这种漏级-源极传导。更具体地，通过正向偏置jfet203的pn结型二极管，栅极将空穴注入到沟道区域中，以引起jfet的电导率增加。由于附加的空穴，附加的电子停留在沟道区域中以维持准中性，并且这些附加的电子可以增强漏极-源极电导率。

在复合开关201的开关期间，可能希望ijg在将复合开关201从“断开”切换到“导通”时具有较大的值(例如2x、10x、100x、1000x或更大)以有助于快速地对jfet203的栅极电容进行充电，以有助于快速使jfet203达到其增大或最大电导的状态，这可以提高复合开关201的工作效率。因此，可以动态地控制限流电流源ijg的电流值，以在开关导通转换期间提供较大的电流，并且对于在jfet203的接下来的“导通”时段的全部或一部分，将jfet203的栅极电流减小至较低的值。此较大值的电流的持续时间可以是固定的持续时间值，也可以是自适应的持续时间值，诸如通过使用计时器电路、电压检测器电路或能够区分复合开关201或更具体地jfet203的“开关导通”和“导通”状态的类似形式的状态估计器。

在图13所示的示例中，可以注意到，lvtfet202及其lvt栅极驱动器电路1306可以主要负责将复合开关201在其“导通”和“断开”状态之间进行换向。hvt栅极驱动器电路1304可以主要负责增强处于“导通”状态的jfet203的电导。因此，就复合开关201中的hvtjfet203和lvtfet202的定时操作而言，向lvt栅极驱动器电路1306和hvt栅极驱动器电路1304提供控制信号并进行定时的控制电路系统可以配置为具有断开定时，以在fet202仍然导通的同时开始断开jfet203，从而使得可以通过“导通”的fet202而不是通过jfet203的漏极并通过与其相连的电路然后关闭fet202来释放jfet203的沟道区域中积累的电荷。可以通过包括非重叠时钟电路系统等的控制电路系统来实现这种“导通”到“断开”切换的定时。

图13还示出了包括温度感测电路系统(诸如温度感测放大器1308)的示例，该温度感测电路系统的反相输入端子电连接或耦合到jfet203的源极端子，并且其非反相输入端子电连接或耦合到jfet203的栅极端子。通过以这种或类似方式测量jfet203的栅极-源极电压vgs，可以产生温度的指示，诸如可以通过图13所示的示例中温度感测放大器1308的所得输出来获得温度的指示。当通过jfet203的适度栅极电流对jfet203的栅极-源极结进行正向偏置时，jfet203的vgs由其栅极-源极pn结型二极管的传导确定。由于此二极管的电流-电压关系会随温度变化而变化，因此感测到的vgs指示jfet203的温度。这样的温度信息可用于例如检测过热故障状况，诸如通过将温度感测放大器输出的电压与固定或可编程的故障状况参考电压进行比较(诸如通过使用比较器电路)。在另一示例中，此温度信息可以例如以闭环方式使用，以能够改善或优化其操作效率(例如在其“导通”状态)的方式来改变复合开关201的操作控制，诸如通过以趋于降低由温度感测放大器1308监测到的温度的方式来调节一个或多个控制参数。由于此类基于温度的效率信息仅在复合开关201并且更具体地在jfet203处于“导通”状态时存在，因此可以包括存储器电路以帮助捕获和存储此类信息，以在jfet203处于“断开”状态时保留此类信息。温度测感放大器1308输出的感测到的温度可以以任何多种方式之一进行处理，诸如可以包括使用采样/保持电路系统进行存储、将信息转换为脉宽调制(pwm)或其他信号或将信息数字化，诸如使用模数转换器(adc)电路。

图14示出了hvt驱动器电路系统1304的示例，诸如可以包括反相器电路(p3，n1)，诸如可以经由电流镜电路(p1、p2)的电流镜输出晶体管p2连接至上电源轨vdd，诸如可以由参考电流源或灌电流ijg偏置。因此，在图14的示例中，晶体管p3和n1可以负责开关，而电流镜电路晶体管p1和p2可以控制最终将提供给jfet203的栅极的上拉电流。晶体管大小、电源电压或两者可以附加地或另选地改变，以适当的受限栅极电流来偏置jfet203的栅极，从而避免对jfet203的磨损或损坏。

图15是类似于图13所示的电路示意图，其使用jfet203的栅极电压的偏置电压控制，诸如用于可控地正向偏置jfet203的栅极-源极结。在图15的示例中，复合开关201可以由偏置电路系统1502偏置，该偏置电路系统可以包括hvt栅极驱动器电路1504，该hvt栅极驱动器电路包括耦合到jfet203的栅极的输出端子，并且该hvt栅极驱动器电路1504被配置为当共源共栅复合开关201处于“导通”状态时，对jfet203的栅极进行偏置，以使jfet203的栅极-源极结型二极管正向偏置。

因此，图15示出了可以不通过使用限流电流源来限制jfet203的栅极电流，诸如参考图14所示和所述的那样，而是通过利用精心选择的低阻抗电压源来驱动jfet203的栅极电压。在图15的示例中，hvt驱动器电路系统1504不需要是限流的。替代地，可以仔细地控制为hvt驱动器电路系统1504供电的上电源电压轨vjdd，使得当jfet203“导通”时，它不会传导过多的电流。这可以通过感测jfet203的栅极电流(或其指示)并通过以闭环伺服方式使用此类信息来调节上电源电压轨vjdd以获得jfet203的栅极电流的期望值来实现。代替直接地感测或测量栅极电流(这是可能的并且被设想为在本主题的范围之内)，可以另选地或附加地使用栅极电流的间接指示作为控制变量来控制上电源电压轨vjdd的电压，诸如使用温度作为这样的间接指示，使用类似于以上关于图13描述的技术的温度感测放大器1508。可以将由温度感测放大器1508输出的温度信息提供给电压控制电路系统1510，该电压控制电路系统可以使用这样的输入信息来生成输出控制信号，以控制产生vjdd的电压受控的电压源。lvt驱动器电路系统1306可以由单独的上电源电压轨供电，该单独的上电源电压轨可以提供不需要依赖jfet203的栅极电流的上电源电压vdd。附加地或另选地，可以使用栅极电流传感器电路，并且可以使用感测到的栅极电流来提供对jfet203的温度的指示。

图16a至图16b概念性地示出了不需要如图15中所示的闭环反馈伺服控制的合成固定电压vjdd的技术的示例。图16a示出了在集成电路内的带隙电压基准中采用的概念。可以将与绝对温度电压vptat的比例(ptat)(诸如可以基于不同电流密度的pn结二极管两端的电压之差)与绝对温度电压vctat的互补(ctat)求和(诸如可以基于在同一集成电路上的单个pn结型二极管两端的电压)。在特定的工作电压下，ctat和ptat电压的总和在很大程度上可能是温度不变的，在图16a中显示为带隙电压vbg。图16b显示了如何将此技术用于产生vjdd，出于说明性目的，假设jfet由碳化硅构成，其带隙电压vbg为3.2伏。如图16b所示，可以合成模拟jfet的pn结型二极管电压的电压，诸如通过使用相应的放大器分别以适当的缩放常数k1和k2缩放vptat和vctat。这种布置可以假设jfet(位于sic裸片上)在物理上靠近其他电路系统，该其他电路系统可能位于单独的si集成电路上，因此可以假定这两个相应的电路具有相似的温度，从而使得所得到的jfet栅极电流可以指示这两个电路之间的温度差。

在本文所述的包括温度监测的示例的进一步的示例中，复合开关电路系统还可以包括无线或有线通信电路系统，以将关于温度或另一jfet参数的信息传递给本地或远程监测接口电路，诸如可以用于提供对jfet温度、jfet工作、jfet老化、共源共栅复合开关操作或共源共栅复合开关老化中至少一项的指示。

在本文所述示例的进一步的示例中，开关电路系统可以包括负载电流监测电路系统，以监测通过复合开关的负载电流。控制电路系统可以耦合到负载电流监测电路系统，并且可以被配置为至少部分地基于负载电流控制复合开关的至少一部分的jfet栅极偏置电压、jfet栅极电流偏置或开关定时控制信号中的至少一者。例如，在高负载电流条件下，可能希望具有较低的jfet203的导通状态电阻，因此，与较低的负载电流条件相比，需要以更大的栅极电流对jfet203进行偏置。类似地，可能期望在较高的负载电流下更快地切换到jfet203的较低的导通状态电阻，从而可以允许在高负载电流条件下的断开到导通的转换电流在更高的负载电流条件下更高。

应当认识到，本文所述的开关电路系统可以被包括在开关模式电源电路系统、电源断开电路系统、马达驱动器电路系统或机电换能器驱动器电路系统中的至少一者中或与之组合。

上述描述包括对附图的引用，该附图是具体实施方式的一部分。附图通过说明的方式示出了其中可以实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。这样的实例可以包含除了所显示或所描述的元件之外的元件。然而，本发明人还考虑了仅提供所显示或所描述的那些元件的实例。此外，本发明人还考虑了关于特定示例(或其一个或多个方面)或关于本文示出或描述的其他实例(或其一个或多个方面)使用示出或描述的那些元件(或其一个或多个方面)的任何组合或排列的示例。

如果本文件与通过引用结合的任何文件之间发生用法上的不一致，则以本文件中的用法为准。

在本文件中，如在专利文件中常见的那样，使用术语“一种”或“一个”用来包括一个或多于一个，这独立于“至少一个”或者“一个或多个”的任何其他实例或用法。在本文件中，除非另有说明，否则术语“或”用于表示非排他性的或，使得“a或b”包括：“a但不包括b”，“b但不包括a”，以及“a和b”。在本文件中，使用术语“包括(including)”和“其中(inwhich)”作为相应术语“包含(comprising)”和“其中(wherein)”的简明英语等同物。另外，在以下权利要求中，术语“包括”和“包含”是开放式的，即系统、器件、物品、组合物、制剂或过程包括除权利要求中在该术语之后列出的元件之外的元件，仍然被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。

本文描述的方法示例至少部分地可以是机器或计算机实现的。一些示例可以包括计算机可读介质或机器可读介质，所述计算机可读介质或机器可读介质编码有可操作以配置电子设备以执行如以上示例中所述的方法的指令。这种方法的实现方式可以包括代码，诸如微代码、汇编语言代码、更高级语言代码等。此类代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。进一步地，在示例中，代码可以如在执行期间或其他时间有形地存储在一个或多个易失的、非瞬态的或非易失的有形计算机可读介质上。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，高密度磁盘和数字视频光盘)、磁带、记忆卡或记忆棒、随机存取存储器(ram)、只读存储器(rom)等。

上面的描述旨在作为说明性的，而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此结合使用。在审阅以上描述后，诸如可以由本领域普通技术人员使用其他实施例。说明书摘要被提供以符合37c.f.r.§1.72(b)，以允许读者快速确定技术公开的性质。在提交时应理解，其不会被用来解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应当被解释为意图是未主张保护的公开功能对于任何权利要求是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为实例或实施例并入具体实施方式中，每个权利要求作为单独的实施例而独立存在，并且可以预期的是，此类实施例可以以各种组合或排列的方式彼此进行组合。本发明的范围应参考所附权利要求连同此类权利要求所享有的同等权利的全部范围来确定。