一种能够同步外部时钟的振荡器的制作方法

本发明属于电子电路技术领域，涉及一种振荡器，能够实现同步外部时钟的功能，以及设置了能实现抖频功能的振荡器，能够适用于buck电路、boost电路或者其他需要系统时钟的电路。

背景技术：

开关电源的buck电路中，在脉冲宽度调制pwm的控制模式下，开启上管由系统时钟决定，关闭上管由pwm比较器和峰值电流限比较决定。因此，在buck芯片中，需要产生系统时钟的模块。在多个芯片协同工作时，为了保证芯片工作的一致性，会使用同一外部时钟进行控制，避免内部时钟由于各种非理想因素造成的误差。

在高集成度的片上系统(systemonchip,soc)中，buck电源的电磁干扰(emi)特性受到格外的关注，尤其是在开关电源的开关频率愈发高频化。buck电源因其高效的特点而被广泛应用，但是其缺点在于输出纹波和噪声比较大，可能会对其供电的敏感模拟模块以及集成在其周围的敏感模拟模块造成影响。

buck电路的噪声可以用emi体现，而emi则由电磁兼容(emc)标准规定。buck的emi可以分为传导emi和辐射emi。传导emi主要通过信号线路进行传播，频率较低。辐射emi则是通过空间电磁场进行传播，频率较高。emi的能量尖峰主要分布在buck的开关频率以及其倍频处，通过优化emi的能量尖峰以达到emc标准。目前，优化emi的方式有分段驱动、频率抖动等。分段驱动通过控制功率管的di/dt和dv/dt来优化emi，频率抖动则是通过使开关频率发生抖动来分散emi的能量尖峰。

传统的系统时钟产生电路如图1所示。intvcc为电源电压。运算放大器op和第一nmos管mn1以及选频电阻rt构成一个等效电流源，vref1为第一基准电压。通过运算放大器op，将选频电阻rt上端电压箝位为第一基准电压vref1，此时产生的电流i＝vref1/rt。充电电流i通过第一pmos管mp1和第二mos管mp2构成的电流镜镜像后，对计时电容cc进行充电，直到计时电容cc上的电压达到第二基准电压vref2后，比较器cmp翻转，产生控制信号去控制第二nmos管mn2对计时电容cc放电，形成一个时钟周期。待放电完成后，比较器cmp翻转，充电电流i继续对计时电容cc充电。周而复始，产生系统时钟。

当芯片协同工作时，若采用各自的系统内部时钟，即使选择相同的选频电阻rt，由于温度、corner、芯片内部的工作环境的影响，可能会使得各自的系统内部时钟产生误差，从而对芯片工作的一致性产生影响。

技术实现要素：

针对上述传统振荡器由于各自产生系统内部时钟造成的芯片一致性问题以及电磁干扰(emi)特性不高的问题，本发明提出了一种振荡器，增加了同步时钟的逻辑，能够实现多芯片联合使用；对比较器进行改进，避免了同步时钟时比较器的误翻转；另外还增加了频率抖动功能以优化系统的emi特性。

本发明的技术方案为：

一种能够同步外部时钟的振荡器，包括运算放大器、第一nmos管、第二nmos管、第一pmos管、第二pmos管、计时电容和比较器，

运算放大器的同相输入端连接第一基准电压，其反相输入端连接第一nmos管的源极并连接选频电阻，其输出端连接第一nmos管的栅极；

第一pmos管的栅源短接并连接第一nmos管的漏极和第二pmos管的栅极，其源极连接第二pmos管的源极和电源电压；

比较器的反相输入端连接第二基准电压，其正向输入端连接第二pmos管的漏极和第二nmos管的漏极并通过计时电容后接地；

第二nmos管的源极接地；

所述振荡器还包括同步外部时钟模块，所述同步外部时钟模块包括第一电阻、奇数个第一施密特触发器、第二施密特触发器、第三施密特触发器、第一电容、第二电容、第三电容、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、与非门和第三pmos管，

第一电阻的一端作为所述同步外部时钟模块的第一输入端连接外部时钟信号，其另一端一方面通过第三电容后接地，另一方面通过级联的所述奇数个第一施密特触发器后连接第五反相器的输入端；

与非门的第一输入端连接第五反相器的输出端和第四反相器的输入端，其第二输入端连接第四反相器的输出端并通过第一电容后接地，其输出端连接第三pmos管的栅极；

第三pmos管的源极连接电源电压，其漏极连接第一反相器的输出端和第二反相器的输入端并通过第二电容后接地；

第二施密特触发器的输入端作为所述同步外部时钟模块的第二输入端连接比较器的输出端，其输出端连接第一反相器的输入端；

第三施密特触发器的输入端连接第二反相器的输出端，其输出端作为所述振荡器的输出端并通过第三反相器后连接第二nmos管的栅极；

所述比较器的输出信号在所述振荡器同步外部时钟时恒为低电平。

具体的，所述比较器包括第二电阻、第三电阻、第四电阻、第四电容、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十pmos管、第十一pmos管和第十二pmos管，所述比较器包括两个反相输入端和一个同相输入端；

第六nmos管的栅极作为所述比较器的同相输入端，其源极连接第七nmos管和第八nmos管的源极以及第三nmos管的漏极，其漏极连接第五pmos管的漏极、第七pmos管的栅极和漏极以及第六pmos管的栅极；

第七nmos管的栅极作为所述比较器的第一反相输入端连接所述第二基准电压，其漏极连接第八nmos管的漏极、第四pmos管的栅极和漏极以及第五pmos管的栅极；

第八nmos管的栅极作为所述比较器的第二反相输入端连接第一控制信号；

所述第一控制信号在所述振荡器不同步外部时钟时恒为低电平，当所述振荡器同步外部时钟时翻转为高电平；

第六pmos管的源极连接第四pmos管和第五pmos管的源极并连接电源电压，其漏极连接第七pmos管的源极和第四电阻的一端并作为所述比较器的输出端；

第四电阻的另一端接地；

第五nmos管的栅极连接第四nmos管的栅极和漏极以及第三nmos管的栅极并连接第三偏置电压，其源极连接第三nmos管、第四nmos管、第十nmos管和第十一nmos管的源极并接地，其漏极连接第十二nmos管的源极和所述比较器的第二反相输入端；

第九nmos管的栅极连接第一偏置电压，其源极通过第二电阻后接地，其漏极连接第十nmos管的栅极、第十一pmos管的漏极和第四电容的一端；

第四电容的另一端通过第三电阻后接地；

第十一pmos管的栅极连接所述同步外部时钟模块中与非门的输出端，其源极连接电源电压；

第九pmos管的栅极连接第十pmos管的栅极、第十二pmos管的栅极、第八pmos管的栅极和漏极以及第二偏置电压，其漏极连接第十nmos管的漏极和第十一nmos管的栅极，其源极连接第八pmos管、第十pmos管和第十二pmos管的源极并连接电源电压；

第十二nmos管的栅极连接第十pmos管和第十一nmos管的漏极，其漏极连接第十二pmos管的漏极。

具体的，所述运算放大器包括第五电阻、第五电容、第六电容、第十三pmos管、第十四pmos管、第十五pmos管、第十六pmos管、第十七pmos管、第十八pmos管、第十三nmos管和第十四nmos管，所述运算放大器包括两个同相输入端和一个反相输入端；

第十五pmos管的栅极作为所述运算放大器的反相输入端，其漏极连接第十四nmos管的漏极、第五电阻的一端和第六电容的一端，其源极连接第十六pmos管和第十七pmos管的源极以及第十四pmos管的漏极；

第六电容的另一端接地，第五电阻的另一端通过第五电容后接地；

第十六pmos管的栅极作为所述运算放大器的第一同相输入端连接所述第一基准电压，其漏极连接第十四nmos管的栅极、第十八pmos管的漏极以及第十三nmos管的栅极和漏极；

第十三nmos管和第十四nmos管的源极接地；

第十七pmos管的栅极作为所述运算放大器的第二同相输入端连接第二控制信号，其漏极连接第十八pmos管的源极；

所述第二控制信号为三角波信号；

第十八pmos管的栅极连接使能信号；

第十三pmos管的栅极和漏极连接第十四pmos管的栅极和第四偏置电压，其源极连接第十四pmos管的源极和电源电压。

本发明的有益效果为：本发明增加了同步外部时钟模块使得振荡器能够同步外部时钟，从而能够实现多芯片联合使用；对比较器进行改进，避免了同步时钟时比较器的误翻转；另外还增加了频率抖动功能以优化系统的emi特性。

附图说明

图1为传统系统时钟等效架构图。

图2为本发明提出的一种能够同步外部时钟的振荡器的等效架构图。

图3为本发明提出的一种能够同步外部时钟的振荡器中同步外部时钟模块的结构图。

图4为本发明提出的一种能够同步外部时钟的振荡器中比较器的一种实现架构图。

图5为本发明提出的一种能够同步外部时钟的振荡器中运算放大器采用能够实现频率抖动的箝位运放的架构图。

图6为本发明提出的一种能够同步外部时钟的振荡器的功能示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步阐述。

为了使芯片能够与多个芯片协同工作，本发明在传统结构上增加了同步外部时钟模块(sync)实现同步外部时钟的功能，有利于多个芯片协同工作的一致性。如图2所示，本发明提出的振荡器包括运算放大器op、第一nmos管mn1、第二nmos管mn2、第一pmos管mp1、第二pmos管mp2、计时电容、比较器cmp和同步外部时钟模块，运算放大器op的同相输入端连接第一基准电压vref1，其反相输入端连接第一nmos管mn1的源极并连接选频电阻，其输出端连接第一nmos管mn1的栅极；第一pmos管mp1的栅源短接并连接第一nmos管mn1的漏极和第二pmos管mp2的栅极，其源极连接第二pmos管mp2的源极和电源电压intvcc；比较器cmp的反相输入端连接第二基准电压vref2，其正向输入端连接第二pmos管mp2的漏极和第二nmos管mn2的漏极并通过计时电容后接地；第二nmos管mn2的源极接地。

如图3所示是同步外部时钟模块的内部结构示意图，同步外部时钟模块包括第一电阻r1、奇数个第一施密特触发器smit1、第二施密特触发器smit2、第三施密特触发器smit3、第一电容c1、第二电容c2、第三电容c3、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第五反相器inv5、与非门nand2和第三pmos管mp3，第一电阻r1的一端作为同步外部时钟模块的第一输入端连接外部时钟信号，其另一端一方面通过第三电容c3后接地，另一方面通过级联的奇数个第一施密特触发器smit1后连接第五反相器inv5的输入端；与非门nand2的第一输入端连接第五反相器inv5的输出端和第四反相器inv4的输入端，其第二输入端连接第四反相器inv4的输出端并通过第一电容c1后接地，其输出端连接第三pmos管mp3的栅极；第三pmos管mp3的源极连接电源电压intvcc，其漏极连接第一反相器inv1的输出端和第二反相器inv2的输入端并通过第二电容c2后接地；第二施密特触发器smit2的输入端作为同步外部时钟模块的第二输入端连接比较器cmp的输出端，其输出端连接第一反相器inv1的输入端；第三施密特触发器smit3的输入端连接第二反相器inv2的输出端，其输出端作为振荡器的输出端并通过第三反相器inv3后连接第二nmos管mn2的栅极。

同步外部时钟模块的第一输入端连接外部时钟信号，当需要同步外部时钟时，将外部时钟接到同步外部时钟模块的第一输入端，当不需要同步外部时钟时，将同步外部时钟模块的第一输入端接地或者接电源电压intvcc即可。

当不同步外部时钟时，与非门nand2的输出始终为高电平，第三pmos管mp3始终关闭，系统时钟由对计时电容cc充放电产生，即信号从比较器输出端cmp_out传递到振荡器的输出端clk和sync_out。

当同步外部时钟时，在外部时钟从高跳低的时候，由于第一电容c1的作用，与非门nand2的两个输入端会短暂的同时为低电平，从而在与非门nand2的输出产生一个向下的窄脉冲，脉冲宽度由节点y(即第四反相器inv4的输出端)的时间常数决定，节点y的时间常数根据y节点的等效电阻和电容决定，具体是由图3的第一电容c1以及前级反相器的导通电阻决定的。在该窄脉冲期间，第三pmos管mp3打开，给节点x(即第三pmos管的漏端)提供电流。与此同时，由于希望外部时钟控制整个环路，因此比较器输出端应恒为低电平，即比较器cmp的输出电压cmp_out恒为低。则节点z(即第二施密特触发器的输出端)恒高。第一反相器inv1的输入端恒为高，会对节点x放电。因此，在窄脉冲期间，第三pmos管mp3对节点x充电，第一反相器inv1对节点x放电。并且，在窄脉冲期间，节点x需要被充电至第二反相器inv2的阈值电压以上。由此可得，u>(q1-q2)/c2＝vth，其中u为节点x的电压值，q1为窄脉冲期间从第三pmos管mp3耦合到节点x的电荷量，q2为窄脉冲期间被第一反相器inv1从节点x泄放掉的电荷量，vth为第二反相器inv2的翻转阈值，从而确定第三pmos管mp3的宽长比以及第二电容c2的值。在窄脉冲期间，确保x达到第二反相器inv2的翻转阈值，即可确保同步外部时钟的功能。本发明的同步外部时钟的特点在于，只同步外部时钟的上升沿，不会将占空比一起同步，占空比由窄脉冲宽度和时钟周期共同决定。

比较器cmp的输出信号需要在振荡器同步外部时钟时恒为低电平，如图4所示给出了比较器cmp的一种实现电路形式示意图，包括第二电阻r2、第三电阻r3、第四电阻r4、第四电容c4、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第十二nmos管mn12、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第八pmos管mp8、第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11和第十二pmos管mp12，比较器cmp包括两个反相输入端和一个同相输入端；第六nmos管mn6的栅极作为比较器cmp的同相输入端，其源极连接第七nmos管mn7和第八nmos管mn8的源极以及第三nmos管mn3的漏极，其漏极连接第五pmos管mp5的漏极、第七pmos管mp7的栅极和漏极以及第六pmos管mp6的栅极；第七nmos管mn7的栅极作为比较器cmp的第一反相输入端连接第二基准电压vref2，其漏极连接第八nmos管mn8的漏极、第四pmos管mp4的栅极和漏极以及第五pmos管mp5的栅极；第八nmos管mn8的栅极作为比较器cmp的第二反相输入端连接第一控制信号；第一控制信号在振荡器不同步外部时钟时恒为低电平，当振荡器同步外部时钟时翻转为高电平；第六pmos管mp6的源极连接第四pmos管mp4和第五pmos管mp5的源极并连接电源电压intvcc，其漏极连接第七pmos管mp7的源极和第四电阻r4的一端并作为比较器cmp的输出端；第四电阻r4的另一端接地；第五nmos管mn5的栅极连接第四nmos管mn4的栅极和漏极以及第三nmos管mn3的栅极并连接第三偏置电压la3，其源极连接第三nmos管mn3、第四nmos管mn4、第十nmos管mn10和第十一nmos管mn11的源极并接地，其漏极连接第十二nmos管mn12的源极和比较器cmp的第二反相输入端；第九nmos管mn9的栅极连接第一偏置电压la1，其源极通过第二电阻r2后接地，其漏极连接第十nmos管mn10的栅极、第十一pmos管mp11的漏极和第四电容c4的一端；第四电容c4的另一端通过第三电阻r3后接地；第十一pmos管mp11的栅极连接同步外部时钟模块中与非门nand2的输出端，其源极连接电源电压intvcc；第九pmos管mp9的栅极连接第十pmos管mp10的栅极、第十二pmos管mp12的栅极、第八pmos管mp8的栅极和漏极以及第二偏置电压la2，其漏极连接第十nmos管mn10的漏极和第十一nmos管mn11的栅极，其源极连接第八pmos管mp8、第十pmos管mp10和第十二pmos管mp12的源极并连接电源电压intvcc；第十二nmos管mn12的栅极连接第十pmos管mp10和第十一nmos管mn11的漏极，其漏极连接第十二pmos管mp12的漏极。

本实施例中为了避免地弹、串扰等因素使比较器cmp误翻转，对比较器cmp进行了改进，增加了其噪声裕度。本实施例的比较器cmp中，第六nmos管mn6栅极是同相输入端，第七nmos管mn7、第八nmos管mn8栅极是反相输入端。第一偏置电压la1、第二偏置电压la2和第三偏置电压la3是外部偏置电流镜提供的栅压，本实施例中在比较器cmp增加了一个反相输入端即第八nmos管mn8栅端，该输入端连接的第一控制信号vsy的电压在不同步外部时钟时恒为低电平，在同步外部时钟时为高电平。

本实施例中比较器cmp的具体工作过程如下：不同步外部时钟时，与非门的输出信号nand2_out恒为高电平，此时节点a(即第十一pmos管mp11的漏端)被第九nmos管mn9放电至地电位，节点b(即第九pmos管mp9的漏端)被第九pmos管mp9充电至电源电压intvcc，节点c(即第十一nmos管mn11的漏端)被第十一nmos管mn11放电至地电位，比较器cmp第二反相输入端的电位被第五nmos管mn5放电至地点位。在同步外部时钟时，与非门的输出信号nand2_out为向下的窄脉冲信号，节点a的电压在一个或多个周期内被充电至电源电压intvcc，在节点a到达第十nmos管mn10的阈值电压后，节点b被第十nmos管mn10放电至地点位，节点c被第十pmos管mp10充电至电源电压intvcc，比较器cmp第二反相输入端的电位被第十二pmos管mp12充电至电源电压intvcc。第七nmos管mn7栅端接第二基准电压vref2，第六nmos管mn6栅端接计时电容cc上极板。由于比较器cmp第二反相输入端的电位为电源电压intvcc，比较器输出信号cmp_out的噪声裕度由原来的vref2变为intvcc，减小了比较器cmp误翻转的可能。

在soc中，特别是高频应用中，需要格外关注buck电源的emi特性。buck电源在高频的开关中，会产生emi，影响集成在同一芯片的敏感模块的正常工作。本发明在传统系统时钟的架构中，增加频率抖动功能，通过使系统时钟的频率发生抖动，从而分散在开关频率及其倍频处的emi能量尖峰，达到优化emi的目的。如图5所示，本实施例使用的运算放大器op增加了频率抖动功能，运算放大器op包括第五电阻r5、第五电容c5、第六电容c6、第十三pmos管mp13、第十四pmos管mp14、第十五pmos管mp15、第十六pmos管mp16、第十七pmos管mp17、第十八pmos管mp18、第十三nmos管mn13和第十四nmos管mn14，运算放大器op包括两个同相输入端和一个反相输入端；第十五pmos管mp15的栅极作为运算放大器op的反相输入端，其漏极连接第十四nmos管mn14的漏极、第五电阻r5的一端和第六电容c6的一端，其源极连接第十六pmos管mp16和第十七pmos管mp17的源极以及第十四pmos管mp14的漏极；第六电容c6的另一端接地，第五电阻r5的另一端通过第五电容c5后接地；第十六pmos管mp16的栅极作为运算放大器op的第一同相输入端连接第一基准电压vref1，其漏极连接第十四nmos管mn14的栅极、第十八pmos管mp18的漏极以及第十三nmos管mn13的栅极和漏极；第十三nmos管mn13和第十四nmos管mn14的源极接地；第十七pmos管mp17的栅极作为运算放大器op的第二同相输入端连接第二控制信号，其漏极连接第十八pmos管mp18的源极；第二控制信号为三角波信号；第十八pmos管mp18的栅极连接使能信号；第十三pmos管mp13的栅极和漏极连接第十四pmos管mp14的栅极和第四偏置电压la4，其源极连接第十四pmos管mp14的源极和电源电压intvcc。

本实施例中，第十五pmos管mp15栅端接选频电阻rt的上端，第十六pmos管mp16接第一基准电压vref1，第二控制信号vs为周期性的三角波信号。当系统不需要频率抖动时，使能信号en为高，此时，选频电阻rt上端的电压被运算放大器op箝位至第一基准电压vref1，产生电流i＝vref1/rt。系统时钟的频率f由公式(1)决定：

当系统需要频率抖动时，使能信号en为低，此时选频电阻rt上端电压被箝位至第二控制信号vs，周期性的三角波信号，使得计时电容cc的充电电流i发生变化，开关频率发生抖动。

图6为本实施例中振荡器的功能示意图。图6中(a)为频率抖动的功能示意图，图6中(b)为同步时钟时的功能示意图。图6(a)中，当频率抖动使能信号有效时，计时电容cc的充电电流的箝位点rt的电位被箝位至第二控制信号vs，改变了充电电流的大小，从而使振荡器输出的时钟信号clk发生不规律的抖动。图6(b)中，当振荡器同步外部时钟信号时，通过本发明提出的同步外部时钟模块产生的信号使得比较器的第二反相输入端电平迅速拉至高电平，比较器输出不会误翻转。此时振荡器输出的时钟信号clk与同步外部时钟模块连接的外部时钟信号一致。

综上所述，本发明提出一种振荡器，在传统的系统时钟结构上增加了同步时钟时的功能，能够实现多芯片联合使用；并且对比较器cmp进行了改进，避免了同步时钟时比较器的误翻转；另外还增加了频率抖动功能以优化系统的emi特性。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。