能同时制备多种通道高精度运算放大器的集成电路的制作方法

本发明涉及一种集成电路，尤其是一种能同时制备多种通道高精度运算放大器的集成电路，属于高精度运算放大器的技术领域。

背景技术：

运算放大器(operationalamplifier)在集成电路中被广泛应用，常用的运算放大器一般包括单通道运算放大器、双通道运算放大器以及四通道运算放大器。

目前，高精度运算放大器一般采用集成电路的形式制备。对于高精度的运算放大器，还包括能产生时钟信号的振荡器单元，即每个高精度运算放大器内至少存在一个振荡器单元；如在设计时，可以在单通道的高精度运算放大器、双通道高精度运算放大器内均设计一个振荡器单元。集成电路的工艺中，可直接利用单通道的高精度运算放大器封装得到双通道的高精度运算放大器，此时，在得到的双通道高精度运算放大器中则存在两个振荡器单元，一般地，两个振荡器单元产生时钟信号的频率有所偏差，导致由单通道高精度运算放大器得到的双通道高精度运算放大器内两个振荡器单元在工作时会产生交调，产生干扰，影响所封装得到双通道高精度运算放大器的工作。

为了确保双通道高精度运算放大器的工作可靠性，可在集成电路设计中直接设计双通道精度运算放大器的工艺，则在封装时得到的双通道高精度运算放大器内只有一个振荡器单元，即此时双通道高精度运算放大器与单通道高精度运算放大器采用两套独立的掩膜版，分别进行两套独立的集成电路设计，因此，无法利用此状态的集成电路封装得到单通道的运算放大器，会增加设计与制造成本。

对于单通道高精度运算放大器与双通道高精度运算放大器共用一套掩膜版的集成电路设计，需要在最后修改其中一层掩膜版，此种情况下，利用修改掩膜版的方式可实现单通道高精度运算放大器的封装制造或双通道高精度运算放大器的封装制造，但修改掩膜版同样会增加设计与制造成本。此外，对于由单通道高精度运算放大器封装得到双通道高精度运算放大器，还可以通过封装时打线的方式对双通道高精度运算放大器器内的振荡器单元设定，以确保双通道高精度运算放大器的工作可靠性；但通过打线的方式同样会增加成本。

本技术领域人员周知，与上述双通道高精度运算放大器与单通道高精度运算放大器的关系类似，四通道的高精度运算放大器与双通道的高精度运算放大器在封装制造时也存在上述同样的问题，即在不明显增加设计制造成本的情况下，无法同时有效制备得到不同通道的高精度运算放大器。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种能同时制备多种通道高精度运算放大器的集成电路，其结构紧凑，能同时制备所需通道高精度运算放大器的封装制造，降低封装制造的成本，适应范围广，安全可靠。

按照本发明提供的技术方案，所述能实现多种通道高精度运算放大器的集成电路，包括晶圆体以及若干制备于所述晶圆体上的运算放大器单元块，在每个所述运算放大器单元块内包括两个运算放大器单元体以及用于间隔所述运算放大器单元体的划片道，运算放大器单元体位于划片道的两侧；每个运算放大器单元体内均包括运算放大电路以及与所述运算放大电路适配的振荡器电路；

在每个运算放大器单元块内还设置单元体间振荡器信号处理电路，在运算放大器单元块内，将一运算放大器单元体设定为基准单元运算放大器，将另一运算放大器单元体设定为非基准单元运算放大器；基准单元运算放大器内，基准振荡器电路与基准运算放大电路以及单元体间振荡器信号处理电路适配连接；非基准单元运算放大器内，非基准运算放大电路通过单元体间振荡器信号处理电路与非基准振荡器电路适配连接；

将运算放大器单元块整体封装得到所需的高精度运算放大器时，通过单元体间振荡器信号处理电路将基准振荡器电路选定为所述高精度运算放大器的振荡器单元，以使得所述高精度运算放大器根据所选定的振荡器单元的振荡器信号进行所需的运算放大；

利用划片道对运算放大器单元块内的运算放大器单元体切割并分别封装时，能同时得到基准单元高精度运算放大器以及非基准单元高精度运算放大器，且基准单元高精度运算放大器根据基准振荡器电路的振荡器信号进行所需的运算放大，非基准单元高精度运算放大器根据非基准振荡器电路的振荡器信号进行所需的运算放大。

所述单元体间振荡器信号处理电路包括选择信号产生电路以及设置于非基准单元运算放大器的信号选择电路，选择信号产生电路、基准振荡器电路、非基准振荡器电路通过信号选择电路能与非基准运算放大电路连接；

所述选择信号产生电路包括设置于基准单元运算放大器内的基准单元部电路、设置于划片道内的划片道导线以及设置于非基准单元运算放大器内的非基准单元部电路，基准单元部电路通过划片道导线与非基准单元部电路连接；

将运算放大器单元块整体封装得到所需的高精度运算放大器时，基准单元部电路通过划片道导线保持与非基准单元部电路连接，选择信号产生电路向信号选择电路加载基准振荡器电路选择信号，信号选择电路根据所述基准振荡器电路选择信号能使得非基准运算放大电路接收基准振荡器电路的振荡器信号；

利用划片道对运算放大器单元块内的运算放大器单元体切割并分别封装时，划片道导线处于断开状态，通过划片道导线断开基准单元部电路与非基准单元部电路的连接，以及基准振荡器电路与信号选择电路间的电连接；选择信号产生电路向信号选择电路加载非基准振荡器电路选择信号，信号选择电路根据所述非基准振荡器选择信号能使得非基准运算放大电路接收非基准振荡器电路的振荡器信号。

所述信号选择产生电路包括反相器u1以及反相器u2，所述反相器u1的输出端与反相器u2的输入端连接，且反相器u1的输出端、反相器u2的输出端均与信号选择电路连接；

反相器u1的输入端与电容c1的一端、划片道导线的一端以及pmos管p2的漏极端连接，电容c1的另一端接地，划片道导线的另一端通过电阻r1接地，pmos管p2的栅极端与pmos管p1的栅极端以及pmos管p1的漏极端连接，pmos管p1的漏极端通过电流源i1接地，pmos管p1的源极端、pmos管p2的源极端均与电源vdd连接。

所述信号选择电路包括与门u3、与门u4以及或门u5，所述与门u3的输入端与反相器u1的输出端以及基准振荡器电路的输出端连接，与门u4的输入端与反相器u2的输出端以及非基准振荡器电路的输出端连接，与门u3的输出端、与门u4的输出端与或门u5的输入端连接，或门u5的输出端与非基准运算放大电路连接。

所述运算放大器单元体为单通道高精度运算放大器或多通道高精度运算放大器。

所述划片道的宽度为60μm～80μm。

本发明的优点：在每个运算放大器单元块内设置单元体间振荡器信号处理电路，将运算放大器单元块整体封装得到所需的高精度运算放大器时，通过单元体间振荡器信号处理电路将基准振荡器电路选定为所述高精度运算放大器的振荡器单元，以使得所述高精度运算放大器根据所选定的振荡器单元的振荡器信号进行所需的运算放大；利用划片道对运算放大器单元块内的运算放大器单元体切割并分别封装时，能同时得到基准单元高精度运算放大器以及非基准单元高精度运算放大器，且基准单元高精度运算放大器根据基准振荡器电路的振荡器信号进行所需的运算放大，非基准单元高精度运算放大器根据非基准振荡器电路的振荡器信号进行所需的运算放大，能同时制备所需通道高精度运算放大器的封装制造，降低封装制造的成本，适应范围广，安全可靠。

附图说明

图1为本发明晶圆体的示意图。

图2为本发明运算放大器单元块的示意图。

图3为本发明信号选择产生电路的电路原理图。

图4为本发明信号选择电路的电路原理图。

附图标记说明：1-晶圆体、2-基准单元运算放大器、3-非基准单元运算放大器、4-划片道、5-划片道导线以及6-运算放大器单元块。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1和图2所示：为了能实现所需通道高精度运算放大器的封装制造，降低封装制造的成本，本发明包括晶圆体1以及若干制备于所述晶圆体1上的运算放大器单元块6，在每个所述运算放大器单元块6内包括两个运算放大器单元体以及用于间隔所述运算放大器单元体的划片道4，运算放大器单元体位于划片道4的两侧；每个运算放大器单元体内均包括运算放大电路以及与所述运算放大电路适配的振荡器电路；

在每个运算放大器单元块6内还设置单元体间振荡器信号处理电路，在运算放大器单元块6内，将一运算放大器单元体设定为基准单元运算放大器，将另一运算放大器单元体设定为非基准单元运算放大器；基准单元运算放大器内，基准振荡器电路与基准运算放大电路以及单元体间振荡器信号处理电路适配连接；非基准单元运算放大器内，非基准运算放大电路通过单元体间振荡器信号处理电路与非基准振荡器电路适配连接；

将运算放大器单元块6整体封装得到所需的高精度运算放大器时，通过单元体间振荡器信号处理电路将基准振荡器电路选定为所述高精度运算放大器的振荡器单元，以使得所述高精度运算放大器根据所选定的振荡器单元的振荡器信号进行所需的运算放大；

利用划片道4对运算放大器单元块6内的运算放大器单元体切割并分别封装时，能同时得到基准单元高精度运算放大器以及非基准单元高精度运算放大器，且基准单元高精度运算放大器根据基准振荡器电路的振荡器信号进行所需的运算放大，非基准单元高精度运算放大器根据非基准振荡器电路的振荡器信号进行所需的运算放大。

具体地，晶圆体1可以采用现有常用的半导体材料，通过常规的集成电路技术手段能在晶圆体1上制备得到运算放大器单元块6，一般地，在一个晶圆体1上可以制备大量的运算放大器单元块6，每个运算放大器单元块6可具有相同的结构形式，具体利用晶圆体1制备得到运算放大器单元块6的过程为本技术领域人员所熟知，此处不再赘述。具体实施时，每个运算放大器单元块6内具有两个运算放大器单元体以及划片道4，位于同一列的运算放大器单元块6的划片道4正对应，即对于同一列的运算放大器单元块6的所有划片道4处于同一直线上。运算放大器单元块6内的每个运算放大器单元体具有完整的运算放大器的功能，当然，运算放大器单元块6也具备完整的运算放大器的功能，运算放大器单元体的具体电路形式可以根据需要进行选择，划片道4与运算放大器单元体间的具体位置关系以及作用与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。

由背景技术的说明可知，对于高精度运算放大器，每个运算放大器单元体内均包括运算放大电路以及振荡器电路，其中，通过运算放大电路能实现运算放大的功能，通过振荡器电路能提供运算放大电路所需的时钟信号，运算放大电路与振荡器电路之间的配合关系与现有高精度运算放大器内相一致，具体为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，在每个运算放大器单元块6内还设置单元体间振荡器信号处理电路。为了便于说明，对运算放大器单元块6内的两个运算放大器单元体，将任一运算放大器单元体设定为基准单元运算放大器2，则运算放大器单元块6内的另一运算放大器单元体则自动成为非基准单元运算放大器3。具体实施时，在设定得到基准单元运算放大器2后，基准单元运算放大器2内的运算放大电路成为基准运算放大电路，基准单元运算放大器2内的振荡器电路成为基准振荡器电路。同理，在得到非基准单元运算放大器3后，非基准单元运算放大器3内的运算放大电路成为非基准运算放大电路，非基准单元运算放大器3内的振荡器电路成为非基准振荡器电路。由背景技术说明可知，基准振荡电路产生的时钟信号频率与非基准振荡器电路产生的时钟信号频率有所偏差。

具体实施时，在基准单元运算放大器2内，基准振荡器电路与基准运算放大电路连接，且基准振荡器电路还与单元体间振荡器信号处理电路连接。在非基准运算放大器3内，非基准振荡器电路与单元体间振荡器信号处理电路连接，单元体间振荡器信号处理电路与非基准运算放大器3内的非基准运算放大电路连接，即在基准单元运算放大器2内，基准运算放大电路的振荡器信号由基准振荡器电路直接提供，而在非基准单元运算放大器3内，非基准运算放大电路的振荡器信号则由单元体间振荡器信号处理电路进行相应的处理后提供，一般地，单元体间振荡器信号处理电路提供给非基准运算放大电路的振荡器信号为基准振荡器电路的振荡器信号或非基准振荡器电路的振荡器信号，具体根据实际情况进行选择，下面进行更为详细的说明。

本技术领域人员周知，在利用晶圆体1制备封装高精度运算放大器时，相应的高精度运算放大器可由运算放大器单元块6整体封装得到，或者将基准单元运算放大器2、非基准单元运算放大器3分别封装得到，具体封装的类型不同，则能得到不同种类通道的高精度运算放大器。一般地，所述运算放大器单元体为单通道高精度运算放大器或多通道高精度运算放大器，即将运算放大器单元体单独封装后，能得到单通道的高精度运算放大器，或多通道的高精度运算放大器，所述多通道的高精度运算放大器是指高精度运算放大器的通道数量大于等于二。具体地，当将运算放大器单元体封装得到单通道的高精度运算放大器时，则将运算放大器单元块6整体封装时，能得到双通道的高精度运算放大器；当将运算放大器单元体封装得到双通道的高精度运算放大器时，则将运算放大器单元块6整体封装时，能得到四通道的高精度运算放大器，其他的情况依次类推，此处不再详述。基准单元运算放大器2、非基准单元运算放大器3具体单独封装后得到高精度运算放大器的通道形式可以根据需要进行选择，一般在晶圆体1设计制造过程中提前设计确定，具体设计确定过程与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，将运算放大器单元块6整体封装得到所需的高精度运算放大器时，通过单元体间振荡器信号处理电路将基准振荡器电路选定为所述高精度运算放大器的振荡器单元，以使得所述高精度运算放大器根据所选定的振荡器单元的振荡器信号进行所需的运算放大，即对运算放大器单元块6整体封装得到的高精度运算放大器只接收基准振荡器电路的振荡器信号，从而能避免在集成电路中，同时存在基准振荡器电路、非基准振荡器电路时容易导致振荡器信交调产生的干扰，确保封装得到高精度运算放大器工作的可靠性。

进一步地，利用划片道4对运算放大器单元块6内的运算放大器单元体切割并分别封装时，能同时得到基准单元高精度运算放大器以及非基准单元高精度运算放大器，且基准单元高精度运算放大器根据基准振荡器电路的振荡器信号进行所需的运算放大，非基准单元高精度运算放大器根据非基准振荡器电路的振荡器信号进行所需的运算放大。

本发明实施例中，还可以对基准单元运算放大器2、非基准单元运算放大器3分别进行封装，此时，需要对划片道4进行切割与封装工艺，此时，利用基准单元运算放大器2能得到基准单元高精度运算放大器，利用非基准单元运算放大器3能得到非基准单元高精度运算放大器。利用划片道4对运算放大器单元块6进行切割与封装后，基准单元高精度运算放大器能根据基准振荡器电路的振荡器信号进行运算放大，而非基准单元高精度运算放大器根据非基准振荡器电路的振荡器信号进行运算放大，即利用划片道4对运算放大器单元块6进行切割与封装时，不会影响得到基准单元高精度运算放大器与非基准单元高精度运算放大器的正常的使用与工作。

具体实施时，对晶圆体1上的运算放大器单元块6进行整体封装，或利用划片道4对运算放大器单元体6进行切割与封装的过程均与现有工艺过程相一致，具体为本技术领域人员所熟知，此处不再赘述。由上述说明可知，目前在进行封装时，需要对多通道的高精度运算放大器进行打线等方式对振荡器单元进行相应的设定，而在本发明实施例中，对运算放大器单元块6进行整体封装，或利用划片道4对运算放大器单元块6切割后封装时，均可直接封装制得，无需打线，从而在不增加封装成本的情况下，能实现不同通道的高精度运算放大器的封装，方便芯片厂商根据需要封装不同通道的高精度运算放大器。

由上述说明可知，利用常用的集成电路工艺制备运算放大器单元块6、划片道4等结构，在封装得到不同通道的高精度运算放大器时，只需要增加单元体间振荡器信号处理电路，并使得单元体间振荡器信号处理电路与基准单元运算放大器2、非基准单元运算放大器3适配连接即可，从而能与现有工艺兼容，有效降低实现多种通道高精度运算放大器封装的成本。

进一步地，所述单元体间振荡器信号处理电路包括选择信号产生电路以及设置于非基准单元运算放大器的信号选择电路，选择信号产生电路、基准振荡器电路、非基准振荡器电路通过信号选择电路能与非基准运算放大电路连接；

所述选择信号产生电路包括设置于基准单元运算放大器内的基准单元部电路、设置于划片道4内的划片道导线5以及设置于非基准单元运算放大器内的非基准单元部电路，基准单元部电路通过划片道导线5与非基准单元部电路连接；

将运算放大器单元块6整体封装得到所需的高精度运算放大器时，基准单元部电路通过划片道导线5保持与非基准单元部电路连接，选择信号产生电路向信号选择电路加载基准振荡器电路选择信号，信号选择电路根据所述基准振荡器电路选择信号能使得非基准运算放大电路接收基准振荡器电路的振荡器信号；

利用划片道4对运算放大器单元块6内的运算放大器单元体切割并分别封装时，划片道导线5处于断开状态，通过划片道导线5断开基准单元部电路与非基准单元部电路的连接，以及基准振荡器电路与信号选择电路间的电连接；选择信号产生电路向信号选择电路加载非基准振荡器电路选择信号，信号选择电路根据所述非基准振荡器选择信号能使得非基准运算放大电路接收非基准振荡器电路的振荡器信号。

本发明实施例中，单元体间振荡器信号处理电路包括选择信号产生电路以及信号选择电路，其中，选择信号产生电路、基准振荡器电路、非基准振荡器电路均与信号选择电路连接，而信号选择电路与非基准单元运算放大器3内的非基准运算放大器电路连接，即通过信号选择电路根据选择信号产生电路能选择基准振荡器电路的振荡器信号或非基准振荡器电路的振荡器信号。

具体地，基准单元部电路位于基准单元运算放大器2内，非基准单元部电路位于非基准单元运算放大器3内，在划片道4内设置划片道导线5，基准单元部电路通过划片道导线5与非基准单元部电路连接。此外，在划片道4还设置连接线组，所述连接线组包括连接基准振荡器电路与信号选择电路的连接线，以及连接基准单元运算放大器2与非基准单元运算放大器3间avdd连接线、agnd连接线，即基准单元运算放大器2的avdd通过相应的划片道导线5与非基准单元运算放大器3的avdd电连接，基准单元运算放大器2的agnd通过相应的划片道导线5与非基准单元运算放大器3的agnd电连接，avdd连接线、agnd连接线、与连接基准振荡器电路与信号选择电路的连接线为相互独立的连接线，如图2所示，具体连接线的关系与设置与现有相一致，此处不再赘述。一般地，划片道4为60μm～80μm，利用划片道4的宽度能方便设置划片道导线5以及相应的连接线组。

当将运算放大器单元块6作为整体封装时，则不需要利用划片道4对运算放大器单元块6进行切割，此时，划片道导线5与划片道4内的连接线组间均保持相应的连接状态，此时，选择信号产生电路向信号选择电路加载基准振荡器电路选择信号，信号选择电路根据所述基准振荡器电路选择信号能选择基准振荡器电路的振荡器信号，信号选择电路能使得非基准运算放大电路接收基准振荡器电路的振荡器信号。

利用划片道4对运算放大器单元块6内的运算放大器单元体切割并分别封装时，划片道导线5处于断开状态，通过划片道导线5断开基准单元部电路与非基准单元部电路的连接，以及基准振荡器电路与信号选择电路间的电连接；选择信号产生电路向信号选择电路加载非基准振荡器电路选择信号，信号选择电路根据所述非基准振荡器选择信号选择非基准振荡器电路的振荡器信号，信号选择电路能使得非基准运算放大电路接收非基准振荡器电路的振荡器信号。

如图3所示，所述信号选择产生电路包括反相器u1以及反相器u2，所述反相器u1的输出端与反相器u2的输入端连接，且反相器u1的输出端、反相器u2的输出端均与信号选择电路连接；

反相器u1的输入端与电容c1的一端、划片道导线5的一端以及pmos管p2的漏极端连接，电容c1的另一端接地，划片道导线5的另一端通过电阻r1接地，pmos管p2的栅极端与pmos管p1的栅极端以及pmos管p1的漏极端连接，pmos管p1的漏极端通过电流源i1接地，pmos管p1的源极端、pmos管p2的源极端均与电源vdd连接。pmos管p1与pmos管p2具有相同的栅极电压，且pmos管p1与pmos管p2的镜像电流为1：1。

本发明实施例中，pmos管p1、pmos管p2、电容c1、反相器u1以及反相器u2能构成基准单元部电路或非基准单元部电路，当pmos管p1、pmos管p2、电容c1、反相器u1以及反相器u2能构成基准单元部电路时，则电阻r1构成非基准单元部电路，电阻r1构成基准单元部电路时，pmos管p1、pmos管p2、电容c1、反相器u1以及反相器u2能构成非基准单元部电路。反相器u1的输出端输出基准振荡器电路选择信号en_b，反相器u2的输出端输出非基准振荡器电路选择信号en。图2中，ctrl1为划片道导线5与基准单元部电路的连接点，ctrl2为划片道导线5与非基准单元部电路的连接点。

切割划片道4时，划片道导线5断开，此时，相当于在pmos管p2的漏极端、反相器u1的输入端形成无穷大的阻抗，反相器u1的输入电压接近电源vdd的电压，从而反相器u1输出的基准振荡器电路选择信号en_b为低电平，而反相器u2输出端输出的非基准振荡器电路选择信号en为高电平。

如图4所示，所述信号选择电路包括与门u3、与门u4以及或门u5，所述与门u3的输入端与反相器u1的输出端以及基准振荡器电路的输出端连接，与门u4的输入端与反相器u2的输出端以及非基准振荡器电路的输出端连接，与门u3的输出端、与门u4的输出端与或门u5的输入端连接，或门u5的输出端与非基准运算放大电路连接。

本发明实施例中，与门u3接收基准振荡器电路选择信号en_b以及基准振荡器电路的振荡器信号osc1，与门u4接收非基准振荡器电路选择信号en以及非基准振荡器电路的振荡器信号osc2，或门u5的输出端输出振荡器选择后信号osct。

当不对运算放大器单元块6进行切割且划片道导线5保持连接状态时，在电流源i1的作用下，能使得反相器u1输出的基准振荡器电路选择信号en_b为高电平，而非基准振荡器电路选择信号en为低电平，则通过与门u3以及或门u5的配合，振荡器选择后信号osct与基准振荡器电路的振荡器信号osc1保持一致。电流源i1为恒流源，电流源i1的工作电流可在1μa。

当利用划片道4对运算放大器单元块6进行切割时，划片道导线5、划片道4内的连接线组均处于断开状态，此时，基准振荡器电路的振荡器信号osc1无法加载到与门u3的输入端，同时，反相器u2的非基准电路选择信号en处于高电平，则通过与门u4以及或门u5的配合，振荡器选择后信号osct与非基准振荡器电路的振荡器信号osc2保持一致。

综上，通过信号选择产生电路与信号选择电路配合，能根据利用划片道4对运算放大器单元块6的切割状态，能使得非基准运算放大器3分别接收基准振荡器电路的振荡器信号osc1，或非基准振荡器电路的振荡器信号osc2，从而在确保不同封装情况下高精度运算放大器工作的稳定性与可靠性。在具体实施时，在晶圆体1集成设计阶段，可同步设计所需的信号选择产生电路与信号选择电路，在制备运算放大器单元块6过程中，能同时得到信号选择产生电路与信号选择电路，不会增加运算放大器单元块6的复杂度。此外，信号选择产生电路、信号选择电路相应的面积一般远小于运算放大器单元块6的面积，不会影响晶圆体1在集成运算放大器单元块6时的集成度。