低功耗模拟数字转换器的制作方法

本申请涉及模数转换器技术领域，尤其涉及一种低功耗模拟数字转换器。

背景技术：

模数转换器在数字领域和模拟领域搭起了一座桥梁，是计算机和所有终端设备同自然界交互不可或缺的一部分。当下，各类电子产品，都在往轻薄易携带的方向发展，随着集成电路工艺节点的不断缩小，芯片的面积也在不断缩小，芯片的集成有利于这一目标的实现，但是电池的容量受到体积的限制，阻碍了电子产品向轻薄易携带的方向发展。尤其是现在很受欢迎的可穿戴设备和一些植入式生物医疗器件等，需要随时检测人的各项身体特征，对电池续航要求较高，目前只能通过降低电子产品芯片的功耗，如adc的功耗，以满足需要。saradc(successiveapproximationregisteranalog-to-digitalconverter，逐次逼近式模拟数字转换器)是一种集成芯片，具有结构简单，面积较小的优点，并且，saradc的数字逻辑和动态转换特性可以使得saradc的功耗降到纳瓦级别，因此，saradc受到了人们的广泛关注。然而，人们对adc的精度要求不断提高，而增加adc的精度会增大电容阵列因而增加转换能量，而电容阵列的电荷重分配过程占据了整体功耗的最大比重，使得saradc的功耗明显增加。相关技术中，通过优化电容阵列的转换算法可以有效的改善saradc的能耗，如tri-level方案和hybrid方案等，其能耗分别为42.42cvref²和15.88cvref²，但是，这仍然不能满足人们人对saradc的功耗需求。

技术实现要素：

为解决上述技术问题，本申请提供了一种低功耗模拟数字转换器。

本申请实施例提供的低功耗模拟数字转换器，包括：

采样开关模块，包括第一栅压自举开关和第二栅压自举开关，所述第一栅压自举开关输入p端模拟信号，所述第二栅压自举开关输入n端模拟信号；

电容阵列模块，包括对称分布的p端电容阵列和n端电容阵列，所述p端电容阵列的最高位电容和次高位电容之间的上极板连接有p端隔离开关，所述n端电容阵列的最高位电容和次高位电容之间的上极板连接有n端隔离开关；

比较器模块，所述比较器模块的同向端与所述p端电容阵列的末端电容连接，所述比较器模块的反向端与所述n端电容阵列的末端电容连接；

数字控制逻辑模块，与所述比较器模块的输出端连接，用于根据所述比较器模块的输出数据翻转所述电容阵列模块的下极板电平。

可选地，所述p端电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列的次高位电容和单位电容之间按照二进制权重的电容排布，所述第二电容阵列为c-2c结构的电容阵列，所述第一电容阵列的末端与所述第二电容阵列的首端连接。

可选地，所述第一电容阵列包括单位电容cup，所述第二电容阵列包括单位电容cup、两单位电容2cup和dummy电容cdp。

可选地，所述第二电容阵列中的两单位电容2cup的上极板连接所述p端电容阵列的上极板，所述第二电容阵列中的单位电容cup和dummy电容cdp的上极板连接所述p端电容阵列的下极板，所述第二电容阵列中的单位电容cup用于控制所述p端电容阵列的次低位下极板的电平控制开关，所述第二电容阵列中的dummy电容用于控制所述p端电容阵列的最低位下极板的电平控制开关。

可选地，所述单位电容cup和dummy电容cdp的大小相同。

可选地，所述p端电容阵列从最高位电容的下极板到dummy电容cdp的下极板分别对应连接一个电平控制开关。

可选地，所述电平控制开关连接到vref端或vcm端或gnd端。

本申请提供低功耗模拟数字转换器的有益效果包括：

本申请实施例基于hybrid转换方案，saradc的前三位转换不消耗能量；通过在p端电容阵列的最高位电容和次高位电容之间的上极板连接有p端隔离开关，在n端电容阵列的最高位电容和次高位电容之间的上极板连接有n端隔离开关，使得前三位转换结束后，前两位为参与翻转的电容阵列一端最高位电容与其余电容相隔离，因此降低了后续转换过程中电容阵列的电容数，从而降低了功耗。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种低功耗模拟数字转换器的结构示意图；

图2为本申请实施例提供的一种隔离开关的结构示意图；

图3为本申请实施例提供的一种电容阵列转换方法的流程示意图；

图4为本申请实施例提供的一种能耗仿真结果对比示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

图1为本申请实施例提供的一种低功耗模拟数字转换器的结构图，如图1所示，本申请实施例提供的低功耗模拟数字转换器包括采样开关模块、电容阵列模块、比较器模块和比较器模块，低功耗模拟数字转换器的整体结构为差分结构。

采样开关模块，包括两个采样开关，分别为第一栅压自举开关和第二栅压自举开关，所述第一栅压自举开关输入p端模拟信号vip，vip可为dacp信号，所述第二栅压自举开关输入n端模拟信号vin，vin可为dacn信号。第一栅压自举开关和第二栅压自举开关为结构相同的两个开关。

电容阵列模块，用于电荷的保持和重分配，其中主要包括256cu个总电容(其中cu代表单位电容)，一半位于p端电容阵列，另一半位于n端电容阵列，p端电容阵列和n端电容阵列对称分布。

所述p端电容阵列的上极板与第一栅压自举开关的漏端连接。p端电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列的最高位(msb，mostsignificantbit)电容为64cup，其中，cup为p端的单位电容。第一电容阵列的最高位电容和次高位电容之间的上极板连接有p端隔离开关spc，图2示出了一种隔离开关的结构示意图，p端隔离开关spc可用图2所示的经典传输门来实现。图2中，clks为时钟信号。

所述第一电容阵列的次高位电容和单位电容之间按照二进制权重的电容排布，依次为32cup、16cup、8cup、4cup、2cup、cup。所述第二电容阵列为c-2c结构的电容阵列，包括单位电容cup、两单位电容2cup和dummy电容cdp。两单位电容2cup的下极板并联有单位电容cup和dummy电容cdp。所述第一电容阵列的末端与所述第二电容阵列的首端连接，其中，第一电容阵列的末端为cup，第二电容阵列的首端为两单位电容2cup。

第一电容阵列的次高位电容32cup至单位电容cup的上极板、第二电容阵列的两单位电容2cup的上极板相连接，第一电容阵列的最高位电容的上极板通过p端隔离开关spc与第一电容阵列的次高位电容的上极板连接。p端电容阵列从最高位电容的下极板到dummy电容cdp的下极板分别对应连接一个电平控制开关，依次为sp8...sp0。电平控制开关均连接到参考电压vref或vcm或gnd端。

所述n端电容阵列的上极板与第二栅压自举开关的漏端连接。所述n端电容阵列包括第三电容阵列和第四电容阵列，所述第三电容阵列的最高位电容为64cun，其中，cun为n端的单位电容。第三电容阵列的最高位电容和次高位电容之间的上极板连接有n端隔离开关snc，n端隔离开关snc也可用图2所示的经典传输门来实现。

所述第三电容阵列的次高位电容和单位电容之间按照二进制权重的电容排布，依次为32cun、16cun、8cun、4cun、2cun、cun。所述第四电容阵列为c-2c结构的电容阵列，包括单位电容cun、两单位电容2cun和dummy电容cdn。两单位电容2cun的下极板并联有单位电容cun和dummy电容cdn。所述第三电容阵列的末端与所述第四电容阵列的首端连接，其中，第三电容阵列的末端为cun，第四电容阵列的首端为两单位电容2cun。

需要说明的是，cup＝cun＝cdp＝cdn＝cu，其中，cu为电容阵列模块的单位电容。

第三电容阵列的次高位电容32cun至单位电容cun的上极板、第四电容阵列的两单位电容2cun的上极板相连接，第三电容阵列的最高位电容的上极板通过n端隔离开关snc与第三电容阵列的次高位电容的上极板连接。n端电容阵列从最高位电容的下极板到dummy电容cdn的下极板分别对应连接一个电平控制开关，依次为sn8...sn0。电平控制开关均连接到参考电压vref或vcm或gnd端。

比较器模块，所述比较器模块的同向端与所述p端电容阵列的末端电容连接，所述比较器模块的反向端与所述n端电容阵列的末端电容连接。

数字控制逻辑模块，与所述比较器模块的输出端连接，数字控制逻辑模块包括控制寄存器组，控制寄存器组将比较器模块的输出数据作为控制寄存器组的输入数据，控制逻辑的输出作为电容阵列模块中下极板的电平控制开关的控制信号，可使电平控制开关翻转所述电容阵列模块的下极板电平，从而选取正确的参考电压。

本申请实施例通过隔离开关spc，可将最高位电容64cup和次高位电容32cup隔离开，隔离开关snc，可将最高位电容64cun和次高位电容32cun隔离开以至于在所设计的转换方案中使得最高位电容尽可能少的参与翻转。

由于电容阵列转换方案是全差分而且均匀的结构，两个电容阵列的操作是互补的，因而本实施例为了简便仅仅讨论vip>vin的情况。

图3示出了一种电平转换方法的流程示意图，该方法可包括如下步骤：

步骤s101：在采样阶段，设置sp8＝gnd，sp7＝……＝sp0＝vcm，vdacp(1)＝vip，sn8＝gnd，sn7＝……＝sn0＝vcm，vdacn(1)＝vin。

步骤s102：判断vdacp(1)是否大于vdacn(1)。

步骤s103：如果vdacp(1)大于vdacn(1)，sn8＝vcm，sn7＝……＝sn0＝vref。

步骤s104：判断vdacp(2)是否大于vdacn(2)。

步骤s105：如果vdacp(2)大于vdacn(2)，sn8＝vref，sn7＝……＝sn0＝vref。

步骤s106：spc断开。

步骤s107：判断vdacp(j)是否大于vdacn(j)。

步骤s108：如果vdacp(j)大于vdacn(j)，sp(9-j)＝gnd。

步骤s109：如果vdacp(j)小于或等于vdacn(j)，sp(9-j)＝vref。

步骤s110：判断j是否大于8。

步骤s111：如果j大于8，判断vdacp(9)是否大于vdacn(9)。

步骤s112：如果vdacp(9)大于vdacn(9)，sn0＝vcm，sp0＝gnd。

步骤s113：如果vdacp(9)小于等于vdacn(9)，sn0＝vcm。

步骤s114：如果vdacp(2)小于或等于vdacn(2)，sn8＝vcm，sn7＝……＝sn0＝vcm。

步骤s115：spc断开。

步骤s116：判断vdacp(j)是否大于vdacn(j)。

步骤s117：如果vdacp(j)大于vdacn(j)，sp(9-j)＝gnd。

步骤s118：如果vdacp(j)小于或等于vdacn(j)，sp(9-j)＝vref。

步骤s119：判断j是否大于8。

步骤s120：如果j大于8，判断vdacp(9)是否大于vdacn(9)。

步骤s121：如果vdacp(9)大于vdacn(9)，sn0＝vref。

步骤s122：如果vdacp(9)小于或等于vdacn(9)，sn0＝gnd。

对上述步骤进行分析可知，j＝1时，比较器执行第一位的比较而不需要转换任何电容。随后，接收了更低输入电压的电容阵列的下极板被转换到了序列[vcmvref.....vref]，相应的上极板电压上升了vref/2，然而，接收了更高输入电压的电容阵列保持不变。

当采样电平为低电平时，处于采样阶段，p端电容阵列和n端电容阵列的最高位电容的下极板都被初始化到gnd，其他的电容被初始化到vcm，即，电容阵列模块中，下极板被初始化为[gndvcm......vcm]。

输入的模拟信号被采样到上极板，同时spc和snc闭合。

根据假设vip>vin，第一个数字码d1＝1，因此，vdacp(1)大于vdacn(1)，下极板开关sn8被连接到vcm而且下极板开关sn7～sn0被连接到vref，由于所有的下极板上升了vref/2然而上极板电容量保持不变，vdacn上升vref/2。

基于msb-1位的结果，相应的电压会上升或下降vref/4。当vdacp>vdacn，d2＝1，下极板开关sn8被连接到vref下极板的序列被转换为[vrefvref....vref]，vdacn上升vref/4；否则，d2＝0，下极板开关sn7～sn0被连接到vcm下极板的序列被转换为[vcmvcm......vcm]，vdacn下降vref/4。

随后，spc断开，从而p端的64cup与其余电容断开而且保持这一状态直到第10位转换过程完成，此时下极板开关sp7～sp0被连接到vcm。

对于第4位的转换，当d3＝1，下极板开关sp6从vcm转换到gnd，否则，下极板开关sp6从vcm转换到vref，这能引起vdacp±vref/8的变化量。

第5到第9位的转换方式与第4位相似，因此，下极板开关sp5～sp0根据先前的结果依次地从vcm转换到vref或者gnd。

对于一个n(n≥5)位的saradc，第j位的转换过程(4≤j≤n-1)可用相似的方法来完成。

第10位的转换过程可参考前两位的结果和第9位的结果。

由于dacp的64c电容与其他电容断开，该p端电容阵列不能产生vref/512的电压变化量。

获得lsb(leastsignificantbit，最低有效位)的方法可以分为两种情况。

假设n端电容阵列在前三位转换之后保持[vrefvref......vref]，且vdacp>vdacn，下极板开关sn0被转换到vcm同时sp0也被转换到gnd，vdacn降低vref/512而且vdacp降低了vref/256，vdacn相比于vdacp上升了vref/512，否则下极板sn0被连接到tovcm从而vdacn下降了vref/512。

dacn在前三位转换结束后保持[vcmvcm......vcm]的条件下，假如vdacp>vdacn，下极板sn0被转换到vref而vdacn上升vref/512，否则sn0被转换到gnd而vdacn下降vref/512。

图4示出了一种能耗仿真结果对比示意图，图4中包含了几种不同转换方案的能耗matlab建模分析结果对比，可以看出本申请实施例提供的电容阵列转换方法具有更低的能耗，对于10位的saradc，其消耗的能量仅为6.9cvref²，相比于传统结构节省了约99.5％的能量。

通过上述实施例可见，本申请实施例基于hybrid转换方案，saradc的前三位转换不消耗能量；通过在p端电容阵列的最高位电容和次高位电容之间的上极板连接有p端隔离开关，在n端电容阵列的最高位电容和次高位电容之间的上极板连接有n端隔离开关，使得前三位转换结束后，前两位为参与翻转的电容阵列一端最高位电容与其余电容相隔离，因此降低了后续转换过程中电容阵列的电容数，从而降低了功耗。本申请实施例利用c-2c结构替代最低的两个单位电容使得电容阵列的整体电容值下降一半，更少的电容数将减小整体的转换能量；进一步的，电容阵列的优化所带来的电容数量的下降使得整个saradc的面积和功耗均得到了优化。

由于以上实施方式均是在其他方式之上引用结合进行说明，不同实施例之间均具有相同的部分，本说明书中各个实施例之间相同、相似的部分互相参见即可。在此不再详细阐述。

需要说明的是，在本说明书中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的电路结构、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种电路结构、物品或者设备所固有的要素。在没有更多限制的情况下，有语句“包括一个……”限定的要素，并不排除在包括所述要素的电路结构、物品或者设备中还存在另外的相同要素。

本领域技术人员在考虑说明书及实践这里发明的公开后，将容易想到本申请的其他实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求的内容指出。以上所述的本申请实施方式并不构成对本申请保护范围的限定。