提供偏移校准的比较器和包括比较器的集成电路的制作方法

提供偏移校准的比较器和包括比较器的集成电路
[0001]
相关申请的交叉引用
[0002]
本申请基于在2019年8月26日在韩国知识产权局提交的韩国专利申请no.10-2019-0104575并要求其优先权，通过引用将该韩国专利申请的全部公开内容合并于此。
技术领域
[0003]
本公开涉及比较器，更具体地，涉及提供偏移校准的比较器和包括该比较器的集成电路。


背景技术：

[0004]
通过比较输入信号生成指示比较结果的输出信号的比较器可以用于各种应用。例如，用于将模拟信号转换成数字信号的模数转换器(adc)可以包括多个比较器，并通过对多个比较器的输出信号进行编码来生成数字信号。另外，开关调节器可以包括用于将反馈信号与参考信号进行比较的比较器。
[0005]
应用的性能和效率可能取决于比较器的特性，例如功耗、运行速度、噪声性质、面积、精确度等，并且比较器的某些特性会处于折中关系。因此，在不牺牲其他特性的情况下实现具有良好特性的比较器可能不容易。


技术实现要素：

[0006]
根据实施例，一种被配置为根据控制信号来校准偏移的比较器包括：输入电路，所述输入电路被配置为接收第一输入信号和第二输入信号，并生成与所述第一输入信号对应的第一内部信号和与所述第二输入信号对应的第二内部信号；差分放大电路，所述差分放大电路被配置为消耗从具有正电源电压的正电压节点流向具有负电源电压的负电压节点的电源电流，并通过放大所述第一内部信号与所述第二内部信号之间的差来生成输出信号；以及电流阀，所述电流阀被配置为基于所述控制信号调整所述电源电流的至少一部分。
[0007]
根据实施例，一种被配置为根据控制信号来校准偏移的比较器包括：输入电路，所述输入电路被配置为接收第一输入信号和第二输入信号，并生成与所述第一输入信号对应的第一内部信号和与所述第二输入信号对应的第二内部信号；差分放大电路，所述差分放大电路被配置为通过放大所述第一内部信号与所述第二内部信号之间的差来生成输出信号；以及电流阀，所述电流阀包括至少一个晶体管，所述至少一个晶体管具有被配置为接收所述控制信号的控制电极，其中，所述至少一个晶体管串联连接到所述差分放大电路与具有正电源电压的正电压节点和具有负电源电压的负电压节点中的一个节点。
[0008]
根据实施例，一种集成电路包括：多个比较器，其中，所述多个比较器中的每个比较器被配置为根据控制信号来校准偏移；以及偏移控制器，所述偏移控制器被配置为在校准模式下生成用于调整所述偏移的所述控制信号，以及在正常模式下生成恒定控制信号，其中，所述每个比较器包括：差分放大电路，所述差分放大电路被配置为通过消耗电源电流来生成多个输出信号中的至少一个输出信号；以及电流阀，所述电流阀被配置为基于所述
控制信号来调整所述电源电流的至少一部分。
附图说明
[0009]
通过以下结合附图的详细描述，将更清楚地理解这些和其他方面，在附图中：
[0010]
图1a和图1b是根据实施例的比较器的示例的框图；
[0011]
图2a和图2b是根据实施例的比较器的示例的框图；
[0012]
图3a和图3b是根据实施例的比较器的示例的电路图；
[0013]
图4是根据实施例的比较器的示例的电路图；
[0014]
图5是根据实施例的比较器的示例的电路图；
[0015]
图6a和图6b是根据实施例的比较器的示例的框图；
[0016]
图7是根据实施例的比较器的示例的电路图；
[0017]
图8是根据实施例的比较器的示例的电路图；
[0018]
图9a、图9b和图9c是根据实施例的比较器的示例的电路图；
[0019]
图10a和图10b是根据实施例的比较器的示例的电路图；
[0020]
图11是根据实施例的包括比较器的集成电路的示例的框图；
[0021]
图12是根据实施例的比较器的示例的框图；
[0022]
图13是根据实施例的校准比较器的偏移的方法的示例的流程图；
[0023]
图14a和图14b是根据实施例的偏移控制器的示例的框图；以及
[0024]
图15是根据实施例的基带处理器的示例的框图。
具体实施方式
[0025]
实施例提供了在不牺牲其他特性的情况下提供高精确度的比较器和包括该比较器的集成电路。这里提供的实施例都是示例性的，因此，本发明构思不限于此。
[0026]
图1a和图1b是根据实施例的比较器的示例的框图。在下文中，将省略关于图1a和图1b的重复描述。
[0027]
参照图1a，比较器10a可以接收第一输入信号in1和第二输入信号in2，并比较第一输入信号in1和第二输入信号in2来生成输出信号out。例如，比较器10a可以比较第一输入信号in1的电压和第二输入信号in2的电压，当第一输入信号in1的电压高于第二输入信号in2的电压时，输出信号out可以具有高电压(或高电平)，而当第二输入信号in2的电压高于第一输入信号in1的电压时，输出信号out可以具有低电压(或低电平)。在下文中，将主要参考用于比较输入信号的电压的比较器来描述实施例，但是将理解的是，实施例还可以应用于其他类型的比较器，例如，用于比较输入信号的电流的比较器。比较器10a可以连接到被施加正电源电压vdd的正电压节点和被施加负电源电压vss(其可以称为地电位)的负电压节点，并且可以从正电压节点和负电压节点接收电力。在下文中，被施加正电源电压vdd的正电压节点可以简称为正电源电压vdd，被施加负电源电压vss的负电压节点可以简称为负电源电压vss。如图1a所示，比较器10a可以包括输入电路12a、差分放大电路14a以及顶部电流阀cvp和底部电流阀cvn。
[0028]
输入电路12a可以基于第一输入信号in1和第二输入信号in2生成第一内部信号int1和第二内部信号int2。例如，输入电路12a可以具有高输入阻抗和低输出阻抗，并生成
分别与第一输入信号in1和第二输入信号in2对应的第一内部信号int1和第二内部信号int2。根据一些实施例，输入电路12a可以包括用于生成分别具有第一输入信号in1的反相电平和第二输入信号in2的反相电平的第一内部信号int1和第二内部信号int2的晶体管，如下面参照图4、图8等描述的。
[0029]
差分放大电路14a可以接收第一内部信号int1和第二内部信号int2，并通过放大第一内部信号int1与第二内部信号int2之间的差(例如，电压差)来生成输出信号out。差分放大电路14a可以具有放大第一内部信号int1与第二内部信号int2之间的差的任意结构，根据一些实施例，如下面参照图2a和图2b描述的，差分放大电路14a可以包括交叉耦合放大电路。根据一些实施例，差分放大电路14a可以生成输出信号out作为单端信号，根据一些其他实施例，差分放大电路14a可以生成输出信号out作为差分信号。差分放大电路14a可以通过消耗从正电源电压vdd经由差分放大电路14a流到负电源电压vss的电源电流来执行放大。例如，如图1a所示，差分放大电路14a可以从正电源电压vdd接收电源电流i
s
，并将电源电流i
s
'排出到负电源电压vss。根据一些实施例，电源电流i
s
和i
s
'二者可以根据第一内部信号int1和第二内部信号int2和/或输出信号out具有不同的大小，但是在本说明书中假设电源电流i
s
和i
s
'二者具有基本相同的大小(i
s
＝i
s
')。
[0030]
比较器10a可以包括至少一个电流阀，所述至少一个电流阀被配置为调整由差分放大电路14a消耗的电源电流i
s
或i
s
'的至少一部分。在本说明书中，电流阀可以指能够根据控制信号调整流经其的电流的大小的元件或包括该元件的电路。例如，如图1a所示，顶部电流阀cvp可以根据顶部控制信号ctrp调整从正电源电压vdd流向差分放大电路14a的电源电流i
s
的至少一部分，底部电流阀cvn可以根据底部控制信号ctrn调整从差分放大电路14a流向负电源电压vss的电源电流i
s
'的至少一部分。根据一些实施例，电源电流i
s
或i
s
'可以根据差分放大电路14a的操作而变化，顶部电流阀cvp可以根据顶部控制信号ctrp设定电源电流i
s
的上限值，底部电流阀cvn可以根据底部控制信号ctrn设定电源电流i
s
'的上限值。根据一些实施例，比较器10a可以仅包括顶部电流阀cvp和底部电流阀cvn中的一个，在本说明书中，顶部电流阀cvp和底部电流阀cvn可以统称为电流阀。
[0031]
由于在其上处理第一输入信号in1的第一路径与在其上处理第二输入信号in2的第二路径之间的偏差，比较器10a会具有偏移(其可以为输入偏移)。例如，当第一输入信号in1的电压低于通过将第二输入信号in2的电压与正偏移电压相加所获得的电压时，比较器10a可以生成指示第一输入信号in1低于第二输入信号in2的输出信号out。随着偏移增大，比较器10a的精确度会降低，因此，比较器10a可以提供用于补偿偏移的操作，例如，偏移校准。如图1a所示，比较器10a可以通过调整提供到差分放大电路14a的电源电流i
s
或从差分放大电路14a排出的电源电流i
s
'，来提供用于补偿偏移的偏移校准，因此，如下面参照图7描述的，可以在不影响比较器10a的其他特性的情况下提供宽偏移调整范围和高偏移调整分辨率。
[0032]
参照图1b，类似于图1a中的比较器10a，比较器10b可以接收第一输入信号in1和第二输入信号in2，生成输出信号out，并包括输入电路12b、差分放大电路14b以及顶部电流阀cvp和底部电流阀cvn。与图1a中的顶部电流阀cvp和底部电流阀cvn相比，图1b中的顶部电流阀cvp可以根据顶部控制信号ctrp调整不仅提供给差分放大电路14b而且提供给输入电路12b的电源电流i
s
的至少一部分，图1b中的底部电流阀cvn也可以根据底部控制信号ctrn
调整不仅从差分放大电路14b排出而且从输入电路12b排出的电源电流i
s
'的至少一部分。根据一些实施例，图1a中的输入电路12a和差分放大电路14a可以在正电源电压vdd与负电源电压vss之间并联连接，而图1b中的输入电路12b和差分放大电路14b可以在正电源电压vdd与负电源电压vss之间串联连接。另外，根据一些实施例，与图1b中示出的不同，比较器10b可以仅包括顶部电流阀cvp和底部电流阀cvn中的一个。
[0033]
图2a和图2b是根据实施例的比较器的示例的框图。详细地讲，图2a的框图示出了差分放大电路和顶部电流阀的示例，图2b的框图示出了差分放大电路和底部电流阀的示例。
[0034]
参照图2a，比较器20a可以包括差分放大电路24a以及第一顶部电流阀cvp1和第二顶部电流阀cvp2。差分放大电路24a可以包括分别生成互补的第一输出信号out1和第二输出信号out2并且交叉耦接的第一放大电路a1和第二放大电路a2，第一顶部电流阀cvp1和第二顶部电流阀cvp2可以分别调整提供给第一放大电路a1的第一电源电流i
s1
和提供给第二放大电路a2第二电源电流i
s2
。第一顶部电流阀cvp1可以基于第一顶部控制信号ctrp1调整第一电源电流i
s1
，第二顶部电流阀cvp2可以基于第二顶部控制信号ctrp2调整第二电源电流i
s2
，并且第一顶部控制信号ctrp1和第二顶部控制信号ctrp2中的至少一者的值可以根据偏移的符号和大小来确定。
[0035]
参照图2b，比较器20b可以包括差分放大电路24b以及第一底部电流阀cvn1和第二底部电流阀cvn2。差分放大电路24b可以包括分别生成互补的第一输出信号out1和第二输出信号out2并且交叉耦接的第一放大电路a1和第二放大电路a2，第一底部电流阀cvn1和第二底部电流阀cvn2可以分别调整从第一放大电路a1排出的第一电源电流i
s1
'和从第二放大电路a2排出的第二电源电流i
s2
'。第一底部电流阀cvn1可以基于第一底部控制信号ctrn1调整第一电源电流i
s1
'，第二底部电流阀cvn2可以基于第二底部控制信号ctrn2调整第二电源电流i
s2
'，并且第一底部控制信号ctrn1和第二底部控制信号ctrn2中的至少一者的值可以根据偏移的符号和大小来确定。
[0036]
图3a和图3b是根据实施例的比较器的示例的电路图。详细地讲，图3a中的电路图示出了图2a中的第一放大电路a1和第一顶部电流阀cvp1的部分的示例，图3b中的电路图示出了图2b中的第一放大电路a1和第一底部电流阀cvn1的部分的示例。根据一些实施例，图2a中的第二放大电路a2和第二顶部电流阀cvp2的部分也可以具有与图3a中示出的结构类似的结构，并且图2b中的第二放大电路a2和第二底部电流阀cvn2的部分也可以具有与图3b中示出的结构类似的结构。
[0037]
参照图3a，比较器30a可以包括第一放大电路a1a和第一顶部电流阀cvp1'。第一顶部电流阀cvp1'可以基于第一顶部控制信号ctrp1调整从正电源电压vdd提供到第一放大电路a1a的第一电源电流i
s1
。如图3a所示，第一顶部电流阀cvp1'可以包括多个第一晶体管p11至p18，多个第一晶体管p11至p18分别具有接收第一顶部控制信号ctrp1的控制电极并且串联连接到正电源电压vdd和第一放大电路a1a。根据一些实施例，多个第一晶体管p11至p18可以是p-沟道场效应晶体管(pfet)，并具有不同的大小，例如，不同的电流驱动能力。根据一些实施例，第一顶部电流阀cvp1'可以包括与图3a中示出的第一晶体管的数量不同的数量的第一晶体管。
[0038]
根据一些实施例，第一顶部控制信号ctrp1可以是作为数字信号的多位信号，并且
多个第一晶体管p11至p18中的每个可以通过接收第一顶部控制信号ctrp1的一位而被导通或被关断。根据一些其他实施例，第一顶部控制信号ctrp1可以具有作为模拟信号的连续可变电压，并且多个第一晶体管p11至p18中的每个可以根据第一顶部控制信号ctrp1的电压在三极管区(triode region)工作。
[0039]
第一放大电路a1a可以包括连接到第一顶部电流阀cvp1'的多个第二晶体管p21至p25。如图3a所示，多个第二晶体管p21至p25可以分别具有共同连接的控制电极、共同连接的第一电极和各自连接到多个第一晶体管p11至p18中的至少一者的第二电极。例如，多个第二晶体管p21至p25可以是pfet，并具有共同连接的栅极和共同连接的漏极。另外，多个第二晶体管p21至p25中的每一者的源极可以连接到多个第一晶体管p11至p18中的至少一者。因此，在连接到多个第二晶体管p21至p25的漏极的节点处，不管多个第一晶体管p11至p18的状态如何(例如，导通或关断状态)，根据多个第二晶体管p21至p25的负载(例如，电容)都可以起作用，因此，不会影响比较器30a的其他特性。
[0040]
根据一些实施例，多个第二晶体管p21至p25可以具有不同的大小，即，不同的电流驱动能力。另外，根据一些实施例，第一放大电路a1a可以包括连接到第一顶部电流阀cvp1'的与图3a中示出的第二晶体管的数量不同的数量的第二晶体管。在本说明书的附图中，差分放大电路中的连接到顶部电流阀的晶体管(例如，图3a中的多个第二晶体管p21至p25)可以被示为描绘为粗体的单个晶体管。
[0041]
第一顶部电流阀cvp1'中的多个第一晶体管p11至p18可以包括提供对第一电源电流i
s1
粗调的第一晶体管和提供对第一电源电流i
s1
精调的第一晶体管。例如，如图3a所示，分别连接到四个第二晶体管p21至p24的四个第一晶体管p11至p14可以根据第一顶部控制信号ctrp1对第一电源电流i
s1
进行粗调，并且共同连接到一个第二晶体管p25的四个第一晶体管p15至p18可以根据第一顶部控制信号ctrp1对第一电源电流i
s1
进行精调。根据第一顶部控制信号ctrp1调整后的第一电源电流i
s1
的大小不仅可以取决于多个第一晶体管p11至p18与多个第二晶体管p21至p25之间的连接关系，而且还取决于多个第一晶体管p11至p18和多个第二晶体管p21至p25的大小，例如，电流驱动能力。将参照图5描述根据实施例的此种调整的示例。
[0042]
参照图3b，比较器30b可以包括第一放大电路a1b和第一底部电流阀cvn1'。第一底部电流阀cvn1'可以基于第一底部控制信号ctrn1调整从第一放大电路a1b排出到负电源电压vss的第一电源电流i
s1
'。如图3b所示，第一底部电流阀cvn1'可以包括多个第一晶体管n11至n18，多个第一晶体管n11至n18分别具有接收第一底部控制信号ctrn1的控制电极并且串联连接到负电源电压vss和第一放大电路a1b。根据一些实施例，多个第一晶体管n11至n18可以是n-沟道场效应晶体管(nfet)，并具有不同的大小，例如，不同的电流驱动能力。根据一些实施例，第一底部电流阀cvn1'可以包括与图3b中示出的第一晶体管的数量不同的数量的第一晶体管。
[0043]
根据一些实施例，第一底部控制信号ctrn1可以是作为数字信号的多位信号，并且多个第一晶体管n11至n18中的每个可以通过接收第一底部控制信号ctrn1的一位而被导通或被关断。根据一些其他实施例，第一底部控制信号ctrn1可以具有作为模拟信号的连续可变电压，并且多个第一晶体管n11至n18中的每个可以根据第一底部控制信号ctrn1的电压在三极管区工作。
[0044]
第一放大电路a1b可以包括连接到第一底部电流阀cvn1'的多个第二晶体管n21至n25。如图3b所示，多个第二晶体管n21至n25可以分别具有共同连接的控制电极、共同连接的第一电极和各自连接到多个第一晶体管n11至n18中的至少一者的第二电极。例如，多个第二晶体管n21至n25可以是nfet，并具有共同连接的栅极和共同连接的漏极。另外，多个第二晶体管n21至n25中的每一者的源极可以连接到多个第一晶体管n11至n18中的至少一者。根据一些实施例，多个第二晶体管n21至n25可以具有不同的大小，即，不同的电流驱动能力。另外，根据一些实施例，第一放大电路a1b可以包括连接到第一底部电流阀cvn1'的与图3b中示出的第二晶体管的数量不同的数量的第二晶体管。在本说明书的附图中，差分放大电路中的连接到底部电流阀的晶体管(例如，图3b中的多个第二晶体管n21至n25)可以被示为描绘为粗体的单个晶体管。
[0045]
与上面参照图3a描述的类似，多个第一晶体管n11至n18中的四个第一晶体管n11至n14可以提供对第一电源电流i
s1
'的粗调，另外四个第一晶体管n15至n18可以提供对第一电源电流i
s1
'的精调。
[0046]
在下文中，将主要参考包括作为晶体管的示例的pfet或nfet的比较器来描述示例实施例，但是将理解的是，实施例还可应用于包括诸如以下晶体管的比较器：包括fet在内的单极晶体管、包括双极结型晶体管(bjt)在内的双极晶体管等。
[0047]
图4是根据实施例的比较器的示例的电路图。详细地讲，图4中的电路图示出了比较器40的示例，与图1b中的比较器10b类似，比较器40包括串联连接在正电源电压vdd与负电源电压vss之间的输入电路42和差分放大电路44，并包括第一顶部电流阀cvp1和第二顶部电流阀cvp2。
[0048]
参照图4，输入电路42可以包括分别接收第一输入信号in1和第二输入信号in2的第一nfet n41和第二nfet n42。第一nfet n41和第二nfet n42可以分别使第一电源电流i
s1
和第二电源电流i
s2
流过，并将第一内部信号int1和第二内部信号int2提供给差分放大电路44。
[0049]
差分放大电路44可以包括分别生成互补的第一输出信号out1和第二输出信号out2并且交叉耦接的第一放大电路a41和第二放大电路a42。第一放大电路a41可以包括连接到输入电路42的第三nfet n43和连接到第一顶部电流阀cvp1的第一pfet p41。另外，第二放大电路a42可以包括连接到输入电路42的第四nfet n44和连接到第二顶部电流阀cvp2的第二pfet p42。如上面参照图3a描述的，第一pfet p41可以包括多个pfet，第二pfet p42也可以包括多个pfet。
[0050]
第一顶部电流阀cvp1可以基于第一顶部控制信号ctrp1调整第一电源电流i
s1
，第二顶部电流阀cvp2可以基于第二顶部控制信号ctrp2调整第二电源电流i
s2
。如上面参照图3a描述的，第一顶部电流阀cvp1可以包括多个pfet，第一电源电流i
s1
可以从第一顶部电流阀cvp1经由多条线路流到第一pfet p41。同样，第二顶部电流阀cvp2可以包括多个pfet，第二电源电流i
s2
可以从第二顶部电流阀cvp2经由多条线路流到第二pfet p42。
[0051]
图5是根据实施例的比较器的示例的电路图。详细地讲，图5中的电路图示出了图4中的第一顶部电流阀cvp1和第一放大电路a41的示例。如图5所示，比较器50可以包括第一放大电路a51和第一顶部电流阀cvp1"。根据一些实施例，图5中的第一顶部电流阀cvp1"和第一放大电路a51可以是图4中的第二顶部电流阀cvp2和第二放大电路a42的示例或另外地
对应于图4中的第二顶部电流阀cvp2和第二放大电路a42，或者可以被包括在与图4中的比较器40不同的比较器中。
[0052]
参照图5，第一顶部电流阀cvp1"可以包括多个第一晶体管t11至t16。第一顶部电流阀cvp1"可以基于4位的第一顶部控制信号ctrp1[4:1]调整从正电源电压vdd提供到第一放大电路a51的第一电源电流i
s1
。第一顶部电流阀cvp1"可以包括四个第一晶体管t12至t15，这四个第一晶体管t12至t15的栅极接收第一顶部控制信号ctrp1[4:1]中的相应的位，并且这四个第一晶体管t12至t15均可以根据第一顶部控制信号ctrp1[4:1]而被导通或被关断。在本说明书中，如同这四个第一晶体管t12至t15，根据控制信号而被控制的晶体管可以被称为动态控制晶体管。第一顶部电流阀cvp1"不仅可以包括动态控制晶体管，而且还包括具有接收负电源电压vss的栅极的两个第一晶体管t11和t16，因此，这两个第一晶体管t11和t16可以根据漏极电压在三极管区工作。在本说明书中，如同这两个第一晶体管t11和t16，具有被施加恒定电压的栅极的晶体管可以被称为静态控制晶体管。
[0053]
第一放大电路a51可以包括多个第二晶体管t21至t25，其中，多个第二晶体管t21至t25中的四个第二晶体管t21至t24可以分别连接到四个第一晶体管t11至t14，其余的第二晶体管t25可以连接到两个第一晶体管t15和t16。虽然图5示出了一个动态控制晶体管t15和一个静态控制晶体管t16连接到一个第二晶体管t25的示例，但是在一些实施例中，包括在电流阀中的多个第一晶体管当中的两个或更多个动态控制晶体管和两个或更多个静态控制晶体管可以连接到包括在放大电路中的多个第二晶体管当中的一个第二晶体管。如上面参照图3a和图3b描述的，四个第一晶体管t11至t14可以提供对第一电源电流i
s1
的粗调，两个第一晶体管t15和t16可以提供对第一电源电流i
s1
的精调。
[0054]
根据一些实施例，第一顶部电流阀cvp1"中包括的多个第一晶体管t11至t16中的每个第一晶体管的大小(例如，电流驱动能力)可以大于或等于与其连接的第二晶体管的大小(例如，电流驱动能力)。例如，如图5所示，接收第一顶部控制信号ctrp1[4:1]的第四位ctrp1[4]的第一晶体管t12的大小可以为
“×
16”，并且连接到第一晶体管t12的第二晶体管t22的大小可以为
“×
4”。另外，多个第二晶体管t21至t25中的至少一些可以具有不同的大小，并且多个第一晶体管t11至t16中的每个晶体管的大小可以与连接到其的第二晶体管的大小成比例。在本说明书中，晶体管的大小可以被称为晶体管的电流驱动能力，并可以由晶体管的沟道宽度和沟道长度来确定。例如，当比较器50中包括的晶体管的沟道长度相同时，晶体管的大小可以与其沟道宽度成比例。另外，当比较器50包括具有相同的沟道宽度和沟道长度的单元晶体管时，晶体管的大小可以由并联连接的单元晶体管的数量来确定。
[0055]
根据一些实施例，当图4的比较器40中的第一顶部电流阀cvp1和第一放大电路a41被实现为与图5中的第一顶部电流阀cvp1"和第一放大电路a51相同时，偏移会如表1中那样根据第一顶部控制信号ctrp1[4:1]而变化。
[0056]
[表1]
[0057]
ctrp1[4:1]000000010010...110111101111偏移(mv)012...131415
[0058]
与图5中示出的类似，底部电流阀可以包括多个第一晶体管，例如nfet，并且多个第一晶体管中的每个第一晶体管的大小(例如，电流驱动能力)可以具有比放大电路中的与其连接的第二晶体管的大小(例如，电流驱动能力)大的大小(例如，电流驱动能力)，并且具
有与第二晶体管的电流驱动能力成比例的电路驱动能力。另外，根据一些实施例，底部电流阀中包括的多个第一晶体管可以包括至少一个动态控制晶体管和至少一个静态控制晶体管(例如，具有接收正电源电压vdd的栅极的晶体管)。另外，底部电流阀中包括的多个第一晶体管中的动态控制晶体管可以具有接收底部控制信号的一位的栅极。
[0059]
图6a和图6b是根据实施例的比较器的示例的框图。详细地讲，图6a和图6b的框图示出了接收时钟信号clk的动态比较器。在参照图6a和图6b进行的描述中不再重复参照图1a和图1b进行的描述。
[0060]
参照图6a，比较器60a可以包括输入电路62a和差分放大电路64a。另外，比较器60a可以包括顶部电流阀cvp和底部电流阀cvn，根据一些实施例，比较器60a可以仅包括顶部电流阀cvp和底部电流阀cvn中的一个。比较器60a可以接收时钟信号clk，并可以响应于时钟信号clk的上升沿或下降沿生成与第一输入信号in1和第二输入信号in2的比较结果对应的输出信号out。如上所述，响应于时钟信号clk生成输出信号out的比较器60a可以被称为动态比较器，并且动态比较器可以减小静态功耗。输入电路62a和差分放大电路64a中的至少一个可以接收时钟信号clk，下面将参照图8至图10b来描述比较器60a的示例。
[0061]
参照图6b，比较器60b可以包括输入电路62b和差分放大电路64b。另外，比较器60b可以包括顶部电流阀cvp和底部电流阀cvn，根据一些实施例，比较器60b可以仅包括顶部电流阀cvp和底部电流阀cvn中的一个。比较器60b可以接收时钟信号clk，并响应于时钟信号clk的上升沿或下降沿生成与第一输入信号in1和第二输入信号in2的比较结果对应的输出信号out。输入电路62b和差分放大电路64b中的至少一个可以接收时钟信号clk，下面将参照图7描述比较器60b的示例。
[0062]
在下文中，如下面参照附图描述的，图6a和图6b中的顶部电流阀cvp可以在与时钟信号clk无关的路径上布置在正电源电压vdd侧。另外，图6a和图6b中的底部电流阀cvn可以在与时钟信号clk无关的路径上布置在负电源电压vss侧。
[0063]
图7是根据实施例的比较器的示例的电路图。详细地讲，图7中的电路图示出了比较器70的示例，与图6b中的比较器60b类似，比较器70包括串联连接在正电源电压vdd与负电源电压vss之间的输入电路72和差分放大电路74，包括第一顶部电流阀cvp1和第二顶部电流阀cvp2，并接收时钟信号clk。与图4中的比较器40相比，图7中的比较器70是动态比较器，并且还可以包括接收时钟信号clk的第三pfet p73至第六pfet p76以及第五nfet n75。在参照图7进行的描述中不再重复参照图4进行的描述。
[0064]
输入电路72可以包括分别接收第一输入信号in1和第二输入信号in2的第一nfet n71和第二nfet n72，并且还包括接收时钟信号clk的第五nfet n75。差分放大电路74可以包括第一放大电路a71和第二放大电路a72。第一放大电路a71可以包括接收第二输出信号out2并生成第一输出信号out1的第一pfet p71和第三nfet n73，并且还包括接收时钟信号clk的第三pfet p73和第五pfet p75。另外，第二放大电路a72可以包括接收第一输出信号out1并生成第二输出信号out2的第二pfet p72和第四nfet n74，并且还包括接收时钟信号clk的第四pfet p74和第六pfet p76。第一顶部电流阀cvp1可以连接到被描绘为粗体的第一pfet p71，并且第二顶部电流阀cvp2可以连接到在该图示中被描绘为粗体的第二pfet p72。
[0065]
当时钟信号clk具有低电平时，第五nfet n75可以使第一电源电流i
s1
和第二电源
电流i
s2
为零。另外，第五pfet p75生成第一内部信号int1所在的节点和第六pfet p76生成第二内部信号int2所在的节点可以被预充电至正电源电压vdd，并且第三pfet p73生成第一输出信号out1所在的节点和第四pfet p74生成第二输出信号out2所在的节点也可以被预充电至正电源电压vdd。在时钟信号clk的上升沿，第五nfet n75可以导通，并且第三pfet p73至第六pfet p76可以关断，因此，可以生成与第一输入信号in1和第二输入信号in2的比较结果对应的第一输出信号out1和第二输出信号out2。
[0066]
与图7中的包括分别由第一顶部控制信号ctrp1和第二顶部控制信号ctrp2控制的第一顶部电流阀cvp1和第二顶部电流阀cvp2的比较器70不同，可以考虑调整比较器的负载电容来校准偏移的结构。例如，可变电容器可以分别添加到生成第一内部信号int1和第二内部信号int2的节点，并可以通过调整可变电容器的电容来补偿偏移。然而，调整负载电容的结构会导致大的耗电量，并且会导致比较器的运行速度降低。或者，可以考虑包括另外的下拉路径来校准偏移的结构。例如，还可以包括分别并联连接到第一nfet n71和第二nfet n72并具有接收控制信号的栅极的两个nfet。然而，包括另外的下拉路径的结构会导致增加诸如电荷泵的模拟电路来连续地调节另外的nfet的栅极电压，并且会具有弱的噪声特性。
[0067]
另一方面，如图7所示，包括用于偏移校准的电流阀的比较器可以在不影响比较器的其他特性(例如，运行速度、功耗、噪声性质、面积等)的情况下提供宽偏移调整范围和高偏移调整分辨率。
[0068]
图8是根据实施例的比较器的示例的电路图。详细地讲，图8中的电路图示出了比较器80的示例，与图6a中的比较器60a类似，比较器80包括并联连接在正电源电压vdd与负电源电压vss之间的输入电路82和差分放大电路84，包括第一顶部电流阀cvp1和第二顶部电流阀cvp2，并接收时钟信号clk。根据一些实施例，图8中的比较器80可以被称为包括顶部电流阀的miyahara比较器。
[0069]
输入电路82可以包括分别接收第一输入信号in1和第二输入信号in2的第一nfet n81和第二nfet n82，并包括接收时钟信号clk的第三nfet n83以及接收时钟信号clk的第一pfet p81和第二pfet p82。差分放大电路84可以包括第一放大电路a81和第二放大电路a82。第一放大电路a81可以包括接收第二输出信号out2并生成第一输出信号out1的第五pfet p85和第四nfet n84，并可以包括接收第一内部信号int1的第三pfet p83以及接收第一内部信号int1的第六nfet n86和第八nfet n88。另外，第二放大电路a82可以包括接收第一输出信号out1并生成第二输出信号out2的第六pfet p86和第五nfet n85，并可以包括接收第二内部信号int2的第四pfet p84以及接收第二内部信号int2的第七nfet n87和第九nfet n89。第一顶部电流阀cvp1可以连接到被描绘为粗体的第三pfet p83，第二顶部电流阀cvp2可以连接到被描绘为粗体的第四pfet p84。
[0070]
当时钟信号clk具有低电平时，第三nfet n83以及第一pfet p81和第二pfet p82生成第一内部信号int1和第二内部信号int2的节点可以被预充电至正电源电压vdd。在时钟信号clk的上升沿，第三nfet n83可以导通，并且第一pfet p81和第二pfet p82可以关断，因此，可以生成与第一输入信号in1和第二输入信号in2的比较结果对应的第一输出信号out1和第二输出信号out2。
[0071]
图9a、图9b和图9c是根据实施例的比较器的示例的电路图。详细地讲，图9a、图9b和图9c中的电路图分别示出了包括不同地布置的底部电流阀的miyahara比较器的示例。图
9a、图9b和图9c中的比较器90a、90b和90c均可以包括与图8中的输入电路82具有相同结构的输入电路，为了绘图方便起见，在图9a、图9b和图9c中未示出输入电路。另外，在下文中，将参照图8描述图9a、图9b和图9c，并且在参照图9a、图9b和图9c进行的描述中不再重复参照图8进行的描述。
[0072]
如上面参照图8描述的，输入电路82可以接收时钟信号clk，而图9a、图9b和图9c中的差分放大电路94a、94b和94c可以不接收时钟信号clk。因此，底部电流阀可以添加到差分放大电路94a、94b和94c中的第一放大电路和第二放大电路的连接到负电源电压vss的节点当中的相互对应的节点中的每个节点。
[0073]
参照图9a，比较器90a可以包括差分放大电路94a以及第一底部电流阀cvn1和第二底部电流阀cvn2，差分放大电路94a可以包括第一放大电路a91a和第二放大电路a92a。第一放大电路a91a可以包括接收第二输出信号out2并生成第一输出信号out1的第五pfet p95a和第四nfet n94a，并可以包括接收第一内部信号int1的第三pfet p93a以及接收第一内部信号int1的第六nfet n96a和第八nfet n98a。另外，第二放大电路a92a可以包括接收第一输出信号out1并生成第二输出信号out2的第六pfet p96a和第五nfet n95a，并可以包括接收第二内部信号int2的第四pfet p94a以及接收第二内部信号int2的第七nfet n97a和第九nfet n99a。第一底部电流阀cvn1可以连接到被描绘为粗体的第四nfet n94a，第二底部电流阀cvn2可以连接到被描绘为粗体的第五nfet n95a。
[0074]
参照图9b，比较器90b可以包括差分放大电路94b以及第一底部电流阀cvn1和第二底部电流阀cvn2，差分放大电路94b可以包括第一放大电路a91b和第二放大电路a92b。第一放大电路a91b可以包括接收第二输出信号out2并生成第一输出信号out1的第五pfet p95b和第四nfet n94b，并可以包括接收第一内部信号int1的第三pfet p93b以及接收第一内部信号int1的第六nfet n96b和第八nfet n98b。另外，第二放大电路a92b可以包括接收第一输出信号out1并生成第二输出信号out2的第六pfet p96b和第五nfet n95b，并可以包括接收第二内部信号int2的第四pfet p94b以及接收第二内部信号int2的第七nfet n97b和第九nfet n99b。第一底部电流阀cvn1可以连接到被描绘为粗体的第六nfet n96b，第二底部电流阀cvn2可以连接到被描绘为粗体的第七nfet n97b。
[0075]
参照图9c，比较器90c可以包括差分放大电路94c以及第一底部电流阀cvn1和第二底部电流阀cvn2，差分放大电路94c可以包括第一放大电路a91c和第二放大电路a92c。第一放大电路a91c可以包括接收第二输出信号out2并生成第一输出信号out1的第五pfet p95c和第四nfet n94c，并可以包括接收第一内部信号int1的第三pfet p93c以及接收第一内部信号int1的第六nfet n96c和第八nfet n98c。另外，第二放大电路a92c可以包括接收第一输出信号out1并生成第二输出信号out2的第六pfet p96c和第五nfet n95c，并可以包括接收第二内部信号int2的第四pfet p94c以及接收第二内部信号int2的第七nfet n97c和第九nfet n99c。第一底部电流阀cvn1可以连接到被描绘为粗体的第八nfet n98c，第二底部电流阀cvn2可以连接到被描绘为粗体的第九nfet n99c。
[0076]
图10a和图10b是根据实施例的比较器的示例的电路图。详细地讲，图10a和图10b中的电路图示出了比较器100a和100b，与图6a中的比较器60a类似，比较器100a和100b包括并联连接在正电源电压vdd与负电源电压vss之间并接收时钟信号clk的输入电路和差分放大电路。图10a中的比较器100a和图10b中的比较器100b均可以包括与图8中的输入电路82
具有相同结构的输入电路，为了绘图方便起见，在图10a和图10b中未示出输入电路。根据一些实施例，图10a中的比较器100a和图10b中的比较器100b可以被称为包括电流阀的nauta比较器。
[0077]
参照图10a，比较器100a可以包括差分放大电路104a以及第一顶部电流阀cvp1和第二顶部电流阀cvp2。差分放大电路104a可以包括第一放大电路a101a和第二放大电路a102a，除了第一内部信号int1和第二内部信号int2外，第一放大电路a101a和第二放大电路a102a还可以接收反相时钟信号clkb。第一放大电路a101a可以包括接收第二输出信号out2的第一pfet p101a和第一nfet n101a、接收第一内部信号int1的第三pfet p103a以及接收反相时钟信号clkb的第三nfet n103a。另外，第二放大电路a102a可以包括接收第一输出信号out1的第二pfet p102a和第二nfet n102a、接收第二内部信号int2的第四pfet p104a以及接收反相时钟信号clkb的第四nfet n104a。第一顶部电流阀cvp1可以连接到被描绘为粗体的第一pfet p101a，第二顶部电流阀cvp2可以连接到被描绘为粗体的第二pfet p102a。
[0078]
当时钟信号clk具有低电平时，例如，当反相时钟信号clkb具有高电平时，如上面参照图8描述的，第一内部信号int1和第二内部信号int2可以与正电源电压vdd相同，并且第三nfet n103a生成第一输出信号out1所在的节点和第四nfet n104a生成第二输出信号out2所在的节点可以被预充电至负电源电压vss。在时钟信号clk的上升沿，例如，在反相时钟信号clkb的下降沿，第三nfet n103a和第四nfet n104a可以关断，因此，可以生成与第一输入信号in1和第二输入信号in2的比较结果对应的第一输出信号out1和第二输出信号out2。
[0079]
参照图10b，比较器100b可以包括差分放大电路104b以及第一底部电流阀cvn1和第二底部电流阀cvn2。差分放大电路104b可以包括第一放大电路a101b和第二放大电路a102b，除第一内部信号int1和第二内部信号int2外，第一放大电路a101b和第二放大电路a102b还可以接收反相时钟信号clkb。第一放大电路a101b可以包括接收第二输出信号out2的第一pfet p101b和第一nfet n101b、接收第一内部信号int1的第三pfet p103b以及接收反相时钟信号clkb的第三nfet n103b。另外，第二放大电路a102b可以包括接收第一输出信号out1的第二pfet p102b和第二nfet n102b、接收第二内部信号int2的第四pfet p104b以及接收反相时钟信号clkb的第四nfet n104b。第一底部电流阀cvn1可以连接到被描绘为粗体的第一nfet n101b，第二底部电流阀cvn2可以连接到被描绘为粗体的第二nfet n102b。
[0080]
图11是根据实施例的包括比较器的集成电路的示例的框图。详细地讲，图11中的框图示出了模数转换器(adc)110的示例作为集成电路的示例。
[0081]
参照图11，adc 110可以接收模拟输入a_in，并通过转换模拟输入a_in生成数字输出信号d_out。adc 110可以具有任意结构，作为非限制性示例，具有闪速adc结构、循环展开(loop-unrolled)逐次逼近寄存器(sar)adc结构、时间交织adc结构等。如图11所示，adc 110可以包括第一比较器cmp1至第m比较器cmpm和偏移控制器112，其中，m是大于1的整数。第一比较器cmp1至第m比较器cmpm可以根据adc 110的结构将模拟输入a_in、参考信号、基于模拟输入a_in和/或参考信号生成的模拟信号等进行相互比较。第一比较器cmp1至第m比较器cmpm均可以包括如上面参照附图描述的用于偏移校准的电流阀，因此，可以改善adc 110的性能和效率。
[0082]
第一比较器cmp1至第m比较器cmpm可以分别包括电流阀，并分别接收用于控制电流阀的第一控制信号ctr1至第m控制信号ctrm。adc 110可以被设定为校准模式或正常模式，其中，在校准模式下，可以校准第一比较器cmp1至第m比较器cmpm的偏移，在正常模式下，可以生成与模拟输入a_in对应的数字输出信号d_out。
[0083]
偏移控制器112可以在校准模式下通过第一控制信号ctr1至第m控制信号ctrm补偿第一比较器cmp1至第m比较器cmpm的偏移。另外，偏移控制器112可以在正常模式下保持与所补偿的偏移对应的第一控制信号ctr1至第m控制信号ctrm。偏移控制器112可以包括逻辑硬件和处理单元中的至少一个，逻辑硬件通过逻辑综合来设计，处理单元包括处理器和软件，软件包括将由处理器执行的一系列指令。根据一些实施例，偏移控制器112可以从adc 110的外部接收指示操作模式(例如，校准模式或正常模式)的信号，例如，图14a中的md。下面将参照图13描述偏移控制器112的操作的示例。
[0084]
图12是根据实施例的比较器的示例的框图。与图1a中的比较器10a类似，图12中的比较器120可以包括输入电路122、差分放大电路124、顶部电流阀cvp和底部电流阀cvn，并且还可以包括连接在被施加第一输入信号in1的节点(例如，第一输入端子t1)与被施加第二输入信号in2的节点(例如，第二输入端子t2)之间的开关sw。根据一些实施例，比较器120可以像图6a中的比较器60a那样作为动态比较器接收时钟信号clk；根据一些实施例，比较器120可以仅包括顶部电流阀cvp和底部电流阀cvn中的一个。另外，尽管未示出，但是将理解的是，可以向其他实施例(例如，图1b中的比较器10b)添加连接在被施加第一输入信号in1的节点与被施加第二输入信号in2的节点之间的开关。
[0085]
开关sw可以接收开关控制信号ctrs，并根据开关控制信号ctrs将第一输入端子t1和第二输入端子t2电连接或电断开。例如，如下面参照图13描述的，开关sw可以在校准模式下被接通以电连接第一输入端子t1和第二输入端子t2，而在正常模式下被断开以电断开第一输入端子t1和第二输入端子t2。当开关sw被接通时，比较器120可以接收具有基本相同的电位的第一输入信号in1和第二输入信号in2，在实施例中，输出信号out可以具有在高电平与低电平之间的中间电压，或在高电平与低电平之间振荡。在实施例中，当比较器120具有偏移时，尽管第一输入信号in1和第二输入信号in2具有基本相同的电位，但是输出信号out可以具有高电平或低电平。因此，可以通过在校准模式下将开关sw接通来执行偏移校准。
[0086]
图13是根据实施例的校准比较器的偏移的方法的示例的流程图。详细地讲，图13中的流程图示出了校准比较器的偏移的方法，该比较器像图12中的比较器120那样包括连接在第一输入端子t1与第二输入端子t2之间的开关sw。根据一些实施例，图13的方法可以由图12中的偏移控制器112执行，在下文对图13的描述中，假设偏移控制器112控制图12中的比较器120，并且将参考图11和图12。
[0087]
参照图13，在操作s20中，可以确定操作模式。根据一些实施例，偏移控制器112可以从adc 110的外部接收指示操作模式的信号。根据一些实施例，当向adc 110供电时，偏移控制器112可以确定校准模式，当完成校准模式时，偏移控制器112可以确定正常模式。如图13所示，可以在校准模式下执行操作s40，可以在正常模式下执行操作s60。
[0088]
如图13所示，在校准模式下执行的操作s40可以包括操作s42、s44、s46和s48。在操作s42中，可以接通开关sw。例如，偏移控制器112可以向比较器120提供用于接通开关sw的开关控制信号ctrs，因此，可以电连接第一输入端子t1和第二输入端子t2。
[0089]
在操作s44中，可以调整偏移。例如，偏移控制器112可以通过改变顶部控制信号ctrp和底部控制信号ctrn中的至少一个来调整比较器120的偏移。如上面参照附图描述的，比较器120可以在不影响比较器120的其他特性的情况下提供宽偏移调整范围和高偏移调整分辨率。
[0090]
在操作s46中，确定偏移是否被补偿。例如，比较器120的输出信号out可以被反馈回至偏移控制器112，并且当输出信号out在高电平与低电平之间以大约50％的占空比振荡时，或者当输出信号out具有在高电平与低电平之间的中间电平时，偏移控制器112可以确定完成偏移补偿。如图13所示，当完成偏移补偿时，随后可以执行操作s48，否则，可以重复执行操作s44和s46。
[0091]
在操作s48中，可以断开开关。例如，因为在操作s46中已经补偿了偏移，所以偏移控制器112可以输出用于将开关sw断开的开关控制信号ctrs，从而比较器120在正常模式下比较第一输入信号in1和第二输入信号in2，因此，可以将第一输入端子t1和第二输入端子t2电断开。
[0092]
在正常模式下，可以执行操作s60，在操作s60中，可以输出与所补偿的偏移对应的恒定控制信号。例如，偏移控制器112可以生成与在校准模式下补偿的偏移对应的顶部控制信号ctrp和底部控制信号ctrn。因此，比较器120可以在已经补偿了偏移的状态下通过比较第一输入信号in1和第二输入信号in2来生成输出信号out。
[0093]
图14a和图14b是根据实施例的偏移控制器的示例的框图。如上面参照图12描述的，图14a中的偏移控制器140a和图14b中的偏移控制器140b可以生成用于调整比较器的偏移的控制信号ctr。在下文中，将省略关于图14a和图14b的重复描述。
[0094]
参照图14a，偏移控制器140a可以生成作为多位信号的控制信号ctr，并可以包括控制逻辑142a和存储器144a。根据一些实施例，控制逻辑142a可以如图14a中的虚线所示接收模式信号md，并基于模式信号md确定校准模式或正常模式。根据一些实施例，控制逻辑142a可以在向偏置控制器140a供电时进入校准模式，并且当在校准模式下完成偏移补偿时通过解除校准模式而进入正常模式。电流阀可以包括接收控制信号ctr的位的第一晶体管，并且可以通过根据控制信号ctr的位而被导通或被关断的第一晶体管，来调整提供给比较器的电源电流。根据一些实施例，控制逻辑142a还可以输出用于控制图12中的开关sw的开关控制信号ctrs。
[0095]
控制逻辑142a可以在校准模式下将所补偿的偏移或与所补偿的偏移对应的控制信号ctr的值存储在存储器144a中，并可以在正常模式下根据存储在存储器144a中的值输出恒定控制信号ctr。存储器144a可以包括作为非限制性示例的易失性存储器，诸如，锁存器、触发器、静态随机存取存储器(sram)或动态随机存取存储器(dram)，并包括作为非限制性示例的非易失性存储器，诸如，闪存或电可擦可编程只读存储器(eeprom)。
[0096]
参照图14b，偏移控制器140b可以生成作为模拟信号的至少一个控制信号ctr，并包括控制逻辑142b、存储器144b和可变电压源146。控制逻辑142b可以在校准模式下向可变电压源146提供偏置控制信号bias，可变电压源146可以输出具有与偏置控制信号bias对应的大小(例如，电压)的至少一个控制信号ctr。电流阀可以包括接收至少一个控制信号ctr的第一晶体管，并且可以通过根据至少一个控制信号ctr的大小调整流过其的电流的第一晶体管，来调整提供给比较器的电源电流。根据一些实施例，偏置控制信号bias可以为数字
信号，并且可变电压源146可以包括数模转换器(dac)。
[0097]
图15是根据实施例的基带处理器的示例的框图。基带处理器可以被包括在用于无线通信的通信装置中，并且可以被称为调制解调器、通信处理器等。如图15所示，基带处理器150可以包括多个adc 152、多个dac 154和数据处理器156。
[0098]
基带处理器150可以接收作为模拟信号的基带输入信号bb_in，并生成作为模拟信号的基带输出信号bb_out。例如，基带处理器150可以从射频集成电路(rfic)或收发器接收基带输入信号bb_in，并可以将基带输出信号bb_out提供给rfic或收发器。如图15所示，可以经由多条路径接收基带输入信号bb_in，因此，基带处理器150可以包括多个adc 152以处理基带输入信号bb_in。同样，可以经由多条路径输出基带输出信号bb_out，因此，基带处理器150可以包括多个dac 154以生成基带输出信号bb_out。多个adc 152均可以包括多个比较器，并且多个比较器均可以包括根据实施例的用于偏移校准的电流阀。因此，可以改善多个adc 152的性能和效率，因此，可以提高基带处理器150的实用性。
[0099]
数据处理器156可以通过处理从多个adc 152提供的数字信号来提取通过无线通信接收到的信息。例如，数据处理器156可以执行解调、解码等。另外，数据处理器156可以向多个dac 154提供包括将通过无线通信传输的信息的数字信号。例如，数据处理器156可以通过执行调制、编码等生成提供给多个dac 154的数字信号。
[0100]
尽管已经具体示出并描述了实施例，但是将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。