比较器和a/d转换器的制作方法

专利名称：比较器和a/d转换器的制作方法
技术领域：
本发明涉及接收多个差动电压对、并与时钟信号同步来对上述 多个差动电压对的各个差值电压(电压差)进行比较工作的比较器、 以及将模拟信号转换为数字信号的A/D转换器，尤其涉及具有并行 型结构的A/D转换器。
背景技术：
近年来，随着信息通信的高速化、光盘拾取器(Optic Disk Pick up ) 的高倍速化、高容量化，就需要高速、输入频带宽的A/D转换器， 进而为了削减成本而需要省面积、省功耗的A/D转换器。
图14示出现有技术中的并行型A/D转换器1400的结构。使用 该A/D转换器来进行高速的模拟/数字转换。
A/D转换器1400由参照电压发生电路1401、差动放大器列1402、 比较器列1404、编码(encode)电路1405构成。参照电压发生电路 1401利用多个电阻R广Rn将高压侧基准电压1401a和低压侧基准电 压1401b之间的电压进行分压，产生了参照电压VR广VRnM。参照 电压VR广VRn+,被输入到差动放大器列1402。差动放大器列1402 具有n+ 1个差动放大器，对从模拟输入信号电压输入端子AIN输入 的模拟输入信号电压和参照电压VR广VRnM的关系并行地进行预定 的放大，并输入到比较器列1404。比较器列1404对差动放大器列 1402的输出并行地进行比较。编码电路1405对从比较器列1404输 出的比较结果进行逻辑处理(转换)，输出预定分辨率的数字信号 DOUT。在此，将A/D转换器的位数设为N时，则上述n为2的N 次幂大小。
具有如上所述的并行结构的现有的A/D转换器与积分型、串并 行型等A/D转换器相比，由于并行且同时对参照电压和模拟输入信 号电压进行比较处理，因此具有可高速进行A/D转换的优点。
但是，每当将A/D转换器的分辨率增大1位，就需要使差动放 大器和比较器的数量增加2倍，具有功耗和占有面积增大的缺点。 另外，具有为了增大A/D转换器的分辨率而提高差动放大器的偏移 误差、放大率、比较器的偏移误差、比较精度等要求规格的缺点。
在专利文献1中公开了谋求改善如上述那样的缺点的A/D转换器。
图15是谋求对并行型A/D转换器的如上所述的缺点进行改善的 另一现有技术的并行型A/D转换器1500的结构的一例。A/D转换器 1500由参照电压发生电路1501、差动放大器列1502、内插电阻器列 1503、比较器列1504、以及编码电路1505构成。A/D转换器1500 与图14的A/D转换器1400相比，比较器列和编码电路是相同的结 构，但具有如下不同点参照电压发生电路1501所包含的电阻的数 量较少；差动放大器1502所包含的差动放大器的数量较少；以及具 有内插电阻器列1503。
参照电压发生电路1501利用少于2的N次幂个(N: A/D转换 器的位数)的m个电阻R广Rm对高压侧基准电压1501a和低压侧基 准电压1501b进行分压，产生了参照电压VR~VRm+1。参照电压 VR! VRmM被输入到差动放大器列1502。差动放大器列1502具有m + 1个差动放大器，对从模拟输入信号电压输入端子AIN输入的模 拟输入信号电压和参照电压VR广VRm+,的关系并行地进行预定的放 大，并输入到内插电阻器列1503。内插电阻器列1503具有多个电阻， 分别对彼此相邻的2个差动放大器的正极输出电压与负极输出电压 的差值电压、和负极输出电压与正极输出电压的差值电压进行分压， 作为差动的内插电压而获得，并将其提供给比较器列1504。比较器 列1504并行地对各内插电压进行比较。编码电路1505对从比4交器 列1504输出的比较结果进行逻辑处理(转换)，输出预定分辨率的 数字信号DOUT。
当将进行内插的位数设为L位时，则A/D转换器1500与上述现 有的A/D转换器1400相比，能够将差动放大器的数量减少到1/L。 因此，具有可削减功耗和面积的优点。但是，在如下方面与上述现 有的A/D转换器1400是相同的每当将比较器的分辨率增大1位， 比较器的数量就增加2倍，具有消耗电流和占有面积增大的缺点。 另外，在具有为了增大A/D转换器的分辨率而提高比较器的偏移误 差、比较精度等要求规格的缺点上，与上述现有的A/D转换器1400 是相同的。
在专利文献2中公开了谋求改善如上所述的缺点的A/D转换器。 图16是谋求进一步改善并行型A/D转换器的如上所述的缺点的 另一现有技术的并行型A/D转换器1600的结构的一例。A/D转换器 1600由参照电压发生电路1601、差动放大器列1602、比较器列1604、 以及编码电路1605构成。A/D转换器1600与图15的A/D转换器 1500相比，参照电压发生电路1601、差动放大器列1602和编码电 路1605是相同的结构，但具有如下不同点不具有内插电阻器列 1503;比较器列的输入为彼此相邻的2个差动放大器的正极输出电 压、负极输出电压。
参照电路发生电路1601利用少于2的N次幂个(N: A/D转换 器的位数)的m个电阻R广Rm对高压侧基准电压1601a和低压侧基 准电压1601b之间的电压进行分压，产生了参照电压VR广VRm+,。 参照电压VR广VRm+!被输入到差动放大器列1602。差动放大器列 1602具有m+ 1个差动放大器，对从模拟输入信号电压输入端子AIN 输入的模拟输入信号电压和参照电压VR^VRn^ i的关系并行地进行 预定的放大，并提供给比较器列1604。比较器列1604所包含的各个 比较器被提供彼此相邻的2个差动放大器的正极输出、负极输出。 各比较器的输入晶体管以预定的尺寸比构成，与时钟信号CLK同步 地对相邻的2个差动放大器的正极输出、负极输出进行内插，同时 并行地进行比较。此外，内插处理不需要内插电阻。编码电路1605 对从比较器列1604输出的比较结果进行逻辑处理(转换)，输出预
定分辨率的数字信号DOUT。
图17是构成如上述图16所示的并行型A/D转换器1600的比较 器列1604中使用的动态型比较器1700的结构的一例。比较器1700 包括含有NMOS晶体管mll、 m12、 m21、 m22的输入晶体管部、和 含有NMOS晶体管mla、 mlb与PMOS晶体管m3a、 m3b的正反馈 部(cross couple inverter latch部交叉耦合倒相锁存部)，在正反馈 部的NMOS晶体管mla、 m3a的栅极端子和PMOSm3b的漏极端子 上连接着输出端子QB，在正反馈部的晶体管mlb、 m3b的栅极端子 以及PMOS晶体管m3a的漏极端子上连接着输出端子Q。另外，在 NMOS晶体管mla的漏极端子和PMOS晶体管m3a的漏极端子之间 连接着与时钟信号CLK同步并用作开关的NMOS晶体管m2a，在 NMOS晶体管mlb的漏极端子和PMOS晶体管m3b的漏极端子之间 连接着与CLK同步并用作开关的NMOS晶体管m2b。 PMOS晶体管 m3a、 m3b的源极端子连接在电源VDD上。另外，在PMOS晶体管 m3a的漏极端子和电源VDD之间连接着与时钟信号CLK同步并用 作开关的PMOS晶体管m4a，在PMOS晶体管m3b的漏极端子和电 源VDD之间连接着与CLK同步并用作开关的PMOS晶体管m4b。
构成输入晶体管部的NMOS晶体管mll、 m21、 m12、 m22的栅 极端子分别连接着第一差动放大器的正极输出Vol、负极输出Vobl、 第二差动放大器的正极输出Vo2、负极输出Vob2,源极端子连接着 基准接地电位VSS, NMOS晶体管mil和m12的漏极端子连接着 NMOS晶体管mla的源极端子(以下，称为节点Va) , NMOS晶体 管m21和m22的漏极端子连接着NMOS晶体管mlb的源极端子(以 下，称为节点Vb)。与时钟信号CLK同步并用作开关的NMOS晶 体管m2a、 m2b的栅极端子和与时钟信号CLK同步并用作开关的 PMOS晶体管m4a、 m4b的栅极端子公共连接在时钟信号CLK上。
输入晶体管部通过进行预定的加权运算来确定阈值电压Vtn,将 对第一差动放大器的正极输出电压Vol与负极输出电压Vobl的差 值电压、和第二差动放大器的正极输出电压Vo2与负极输出电压
Vob2的差值电压进行比较后的比较结果输出到正反馈部。预定的加 权运算例如通过将输入晶体管部的晶体管的栅极宽度W的尺寸比设 定为恒定的值来实现。例如，通过将晶体管mil的尺寸与晶体管m12 的尺寸的尺寸比设定为1 : 3，将晶体管m12的尺寸与晶体管m22 的尺寸的尺寸比设定为1 : 3,从而能够获得阈值电压Vtn。
正反馈部在时钟信号CLK为预定电平以上(以后称为"High") 的情况下，PMOS晶体管m4a、 m4b为截止状态(OFF) , NMOS晶 体管m2a、 m2b为导通状态(ON),对从输入晶体管部输出的比较 结果进行放大，保持放大后的比较结果，并且，输出放大后的比较 结果来作为数字信号。
在时钟信号CLK为预定电平以下(以后称为"Low")的情况 下，PMOS晶体管m4a、 m4b为导通状态(ON),输出电阻Q、 QB 被复位为电源电压VDD即"High"。另外，NMOS晶体管m2a、 m2b为截止状态(OFF)，电流通路被断开，功耗为0。
由此，具有如下的优点通过比较器的输入晶体管部所包含的 晶体管具有任意的尺寸比(使之具有加权)，从而不需要在现有技 术中使用的内插电阻器列。另外，由此能够削减在内插电路中需要 的工作电流和面积，具有节省功耗、节省面积的优点。而且，由于 是动态型比较器，因此具有省功耗的优点。
专利文献l:日本特开平4- 43718号公报
专利文献2:日本特开2003 - 158456号公报

发明内容
在此，使用图18再次明确构成图16所示的并行型A/D转换器 的比较器列1604中使用的图17所示的动态型比较器1700的结 构一例的工讦乍。
时钟信号CLK以某一定周期或不定周期重复成为"Low"和 "High"。另一方面，第一差动放大器的正极输出电压Vol、负极 输出电压Vobl以及第二差动放大器的正极输出电压Vo2、负极输出
电压Vob2是按照模拟输入信号电压和被提供给各个差动放大器的 参照电压而输出预定信号放大的结果。由此，当Vol - Vobl>0、 Vo2 -Vob2〉0时，在时钟信号CLK变为"High"之后，通过在输入晶 体管部进行预定的加权运算来确定阈值电压Vtn,将对Vol与Vobl 的差值电压、和Vo2与Vob2的差值电压进行比较后的比较结果输 出到正反馈部，在正反馈部进行放大，从而输出输出端子Q= "High"、 QB= "Low"。同样，当Vol-Vobl<0、 Vo2 - Vob2<0时，在时钟 信号CLK变为"High"之后，通过在输入晶体管部进行预定的加权 运算来确定阈值电压Vtn，将对Vol与Vobl的差值电压、和Vo2 与Vob2的差值电压进行比较后的比较结果输出到正反馈部，在正反 馈部进行放大，从而输出输出端子Q= "Low" 、 QB= "High"。另 外，若时钟信号CLK为"Low",则输出端子Q-QB- "High"。
在此，在图17所示的比较器1700中，关注输入晶体管部的漏 极电压即节点Va和Vb。在此，图18所示的Vth是比较器的输入晶 体管部的NMOS晶体管mll、 m12、 m21、 m22的阈值电压。
在VobKVth以及Vob2<Vth期间，NMOS晶体管m21、 m22都 为OFF。在此，即使时钟信号CLK变为"High",结束比较器的一 系列比较工作，NMOS晶体管m21、 m22也为OFF,因此保持Vb 的寄生电容所蓄积的电荷，节点Vb没有被复位为接地电压VSS，而 是保持高电压。而当节点Va结束比较器的一系列工作时，输出端子 QB变为"Low" , NMOS晶体管mla为OFF,流过节点Va的电流 几乎为0。另外，由于NMOS晶体管mll、 m12为ON,因此节点 Va变为"Low"。并且，在VobKVth以及Vob2<Vth的状态下，即 使时钟信号CLK变为"Low" , NMOS晶体管m21、 m22也都为OFF, 并且，由于NMOS晶体管m2a、 m2b为OFF,因此节点Vb变为高 阻状态，节点Vb的寄生电容所蓄积的电荷被保持，节点Vb没有被 复位为接地电压VSS,而是保持高电压不变。另一方面，节点Va 的NMOS晶体管m2a为OFF,流过节点Va的电流几乎为0。另外， 若Vol〉Vth和Vo2〉Vth,贝'J NMOS晶体管mll、 m12为ON,因此节点Va变为"Low"。
即使在VoKVth以及Vo2<Vth的情况下也一样，即使时钟信号 CLK变为"High"，结束比较器的一系列比较工作，节点Va也没有 被复位为接地电压VSS,而是保持高电压。另外，即使时钟信号CLK 变为"Low"，节点Va也没有被复位为接地电压VSS，而是保持高 电压。
在时钟信号CLK的频率非常低，时钟信号CLK变为"Low"的 情况下，即使为VobKVth以及Vob2<Vth， NMOS晶体管m21和 m22为OFF,或者为VoKVth以及Vo2<Vth, NMOS晶体管mil和 m12为OFF,也由于该晶体管的一些泄露电流而使蓄积在节点Vb 或Va的电荷释放，节点Vb或Va变为"Low"。
但是，如上所述，节点Vb或Va的电压在时钟信号CLK为"Low" 的情况下也没有被复位，而是保持高电压。此时，为了正常地进行 比较工作，需要在时钟信号CLK变为"High"的瞬间保持着高电压 的节点Vb或Va迅速返回到稳定状态，但在模拟输入信号的频率较 高时，当然第一差动放大器和第二差动放大器的正极输出和负极输 出Vol、 Vobl、 Vo2、 Vob2的频率也较高，节点Vb或Va无法返回 到稳定状态，其作为比较器的偏移进行工作、比较器的比较精度发 生劣化，其结果产生A/D转换器的精度极其劣化的问题。
本发明是鉴于该问题而完成的发明，其目的在于在动态型比 较器中，即使在时钟信号CLK的频率和模拟输入信号的频率较高的 情况下，也强制地使上述节点Vb或Va返回到稳定状态，提高比较 器的比较精度。
为了实现上述目的，本发明为在动态型比较器中，在比较工作 的开始之前的阶段，即使在上述节点Vb或Va残留电荷而发生偏移， 也强制将该两节点复位为公共电压，克服其偏移。
具体而言，本发明的比较器是接收多个差动电压对，并与时钟
信号同步来对上述多个差动电压对的各个差值电压进行比较工作的 比较器，其特征在于，包括输入晶体管部，被输入上述多个差动
电压对，且对该多个差动电压对进行预定的加权运算来进行电压-电流转换工作，从而对进行该加权后的多个差动电压对的各个差值
电压进行差动比较工作，并输出作为该差动比较结果的差动电流对； 正反馈部，接收来自上述输入晶体管部的差动比较结果，与上述时 钟信号同步，当该时钟信号位于预定电平时，将上述接收到的差动 比较结果放大至预定电压电平，并将其作为比较器的比较结果而输 出；以及复位部，当上述时钟信号不位于上述预定电平时，将连接 着上述输入晶体管部和上述正反馈部的两个连接部均复位为预定复 位电压。
本发明的特征在于，在上述比较器中，上述复位部进行复位的 预定复位电压为接地电压。
本发明的特征在于，在上述比较器中，上述复位部包括产生上 述预定复位电压的复位电压发生器，上述复位电压发生器包括复制 电路，该复制电路具有与由上述输入晶体管部和上述正反馈部构成 的电路相同的电路中的至少差动对的一方的电路部分，上述复位电 压发生器输出上述复制电路的上述输入晶体管部和上述正反馈部的 连接部的电压来作为上述预定复位电压。
本发明的比较器是接收多个差动电压对，并与时钟信号同步来 对上述多个差动电压对的各个差值电压进行比较工作的比较器，其 特征在于，包括输入晶体管部，被输入上述多个差动电压对，且 对该多个差动电压对进行预定的加权运算来进行电压-电流转换工 作，从而对进行该加权后的多个差动电压对的各个差值电压进行差 动比较工作，并输出作为该差动比较结果的差动电流对；正反馈部， 接收来自上述输入晶体管部的差动比较结果，与上述时钟信号同步， 当该时钟信号位于预定电平时将上述接收到的差动比较结果放大至 预定电压电平，并将其作为比较器的比较结果而输出；以及复位部， 当上述时钟信号不位于上述预定电平时，使连接着上述输入晶体管 部和上述正反々贵部的两个连接部^皮此短^各来进行复位。
本发明的比较器是接收多个差动电压对，并与时钟信号同步来对上述多个差动电压对的各个差值电压进行比较工作的比较器，其
特征在于，包括输入晶体管部，被输入上述多个差动电压对，且 对该多个差动电压对进行预定的加权运算来进行电压-电流转换工 作，从而对进行该加权后的多个差动电压对的各个差值电压进行差 动比较工作，并输出作为该差动比较结果的差动电流对；正反馈部， 具有一对反馈晶体管，接收来自上述输入晶体管部的差动比较结果， 与上述时钟信号同步，当该时钟信号位于预定电平时，将上述接收 到的差动比较结果放大至预定电压电平，并将其作为比较器的比较 结果而输出； 一对开关晶体管，与上述正反馈部的一对反馈晶体管 分别串联连接，根据上述时钟信号进行开关工作来许可或禁止上述 正反馈部的工作；以及复位部，当上述时钟信号不位于上述预定电 平时，将连接着上述正反馈部的 一 对反馈晶体管和上述 一 对开关晶 体管的两个连接部均复位为预定复位电压。
本发明的特征在于，在上述比较器中，上述复位部进行复位的 预定复位电压为4^地电压。
本发明的特征在于，在上述比较器中，上述复位部包括产生上 述预定复位电压的复位电压发生器，上述复位电压发生器包括复制 电路，该复制电路具有与由上述输入晶体管部、上述正反馈部以及 上述一对开关晶体管构成的电路相同的电路中的至少差动对的一方 的电路部分，上述复位电压发生器输出连接着上述复制电路的上述 正反馈部的反馈晶体管和上述开关晶体管的连接部的电压来作为上 述预定复位电压。
本发明的比较器是接收多个差动电压对，并与时钟信号同步来 对上述多个差动电压对的各个差值电压进行比较工作的比较器，其 特征在于，包括输入晶体管部，被输入上述多个差动电压对，且 对该多个差动电压对进行预定的加权运算来进行电压-电流转换工 作，从而对进行该加权后的多个差动电压对的各个差值电压进行差 动比较工作，并输出作为该差动比较结果的差动电流对；正反馈部， 具有一对反馈晶体管，接收来自上述输入晶体管部的差动比较结果，
与上述时钟信号同步，当该时钟信号位于预定电平时，将上述接收 到的差动比较结果放大至预定电压电平，并将其作为比较器的比较
结果而输出； 一对开关晶体管，与上述正反馈部的一对反馈晶体管
分别串联连接，根据上述时钟信号进行开关工作来许可或禁止上述
正反馈部的工作；以及复位部，当上述时钟信号不位于上述预定电 平时，使连接着上述正反馈部的 一对反馈晶体管和上述一对开关晶 体管的两个连接部彼此短路来进行复位。
本发明的特征在于，在上述比较器中，向上述复位部提供对上 述正反馈部提供的时钟信号的倒相信号，上述比较器还包括使提供 给上述复位部的时钟信号的倒相信号延迟设定时间的延迟电路。
本发明的A/D转换器的特征在于，使用上述比较器来进行A/D 转换。
根据以上所述，在本发明中，在比较工作开始前的阶段，即使 在比较器内部的预定的两个节点中的一个残留有电荷而发生偏移， 也能利用复位部强制将该两节点复位为公共的复位电压，因此能够 克服其偏移，提高比较器的比较精度。
如以上说明那样，根据本发明，即使在时钟信号的频率和模拟 输入信号的频率变高的情况下，也不会使比较精度劣化。因此，可 扩大时钟信号的频率和模拟输入信号的频率。


图1是表示本实施方式1的比较器的具体结构的图。
图2是表示本实施方式1的比较器的时序的图。
图3是表示在本实施方式1的比较器中输入信号轨迹与比较器
阈值电压之间的关系的图。
图4是表示本实施方式2的比较器的具体结构的图。
图5是表示本实施方式3的比较器的具体结构的图。
图6是表示本实施方式4的比较器中的复位电压发生器的具体
结构的图。
图7是表示本实施方式5的比较器的具体结构的图。
图8是表示本实施方式6的比较器的具体结构的图。
图9是表示本实施方式7的比较器的具体结构的图。
图IO是表示本实施方式8的比较器中的复位电压发生器的具体 结构的图。
图11是表示本实施方式9的比较器中的倒相时钟发生电路的具 体结构的图。
图12是表示使用本实施方式9的比较器中的倒相时钟发生电路 的比较器的时序的图。
图13是表示本实施方式10的A/D转换器的结构的图。
图14是表示以往的并行型A/D转换器的结构的图。
图15是表示以往的已改良的并行型A/D转换器的结构的图。
图16是表示以往的进一步改良的并行型A/D转换器的结构的图。
图17是表示以往的进一步改良的并行型A/D转换器中使用 的比较器的结构的图
图18是表示以往的进一步改良的并行型A/D转换器中使用 的比较器的时序的图。
符号说明
10:输入晶体管部； 11:正反馈部；
12:复位部； 100:比專交器；
400:比较器； 500:比较器；
600:复位电压发生器(复位电压发生器)；
700:比较器； 800:比较器；
900:比较器； 1000:复位电压发生器；
1100:倒相时钟发生电路(延迟电路)；
1300: A/D转换器； 1301:参照电压发生电路;
1301a:高压侧基准电压; 1302:差动放大器列； 1304:编码电^各。
1301b:低压侧基准电压; 1303:比较器列；
具体实施例方式
下面，参照附图，详细说明本发明的比较器和A/D转换器的具 体实施方式。
(实施方式1 )
图1是表示本实施方式1的动态型比较器100的结构一例的图。 在图l中，比较器100包括含有NMOS晶体管mil 、 m12、 m21、 m22的输入晶体管部10、含有NMOS晶体管mla、 mlb以及 PMOS晶体管m3a、 m3b的正反馈部(交叉耦合倒相锁存部)11, 在正反馈部11的mla、 m3a的栅极端子和m3b的漏极端子上连接着 输出端子QB，在正反馈部11的晶体管mlb、 m3b的栅极端子和晶 体管m3a的漏极端子上连接着输出端子Q。
另外，在图1中，在NMOS晶体管mla的漏极端子和PMOS晶 体管m 3 a的漏极端子之间连接着与时钟信号C L K同步并用作开关的 NMOS晶体管m2a,在NMOS晶体管mlb的漏极端子和PMOS晶体 管m3b的漏极端子之间连接着与CLK同步并用作开关的NMOS晶 体管m2b。 PMOS晶体管m3a、 m3b的源极端子连接在电源VDD上。 另外，在PMOS晶体管m3a的漏极端子和电源VDD之间连接着与 时钟信号CLK同步并用作开关的PMOS晶体管m4a，在PMOS晶体 管m3b的漏极端子和电压VDD之间连接着与时钟信号CLK同步并 用作开关的PMOS晶体管m4b。构成输入晶体管部10的NMOS晶 体管mll、 m21、 m12、 m22的栅极端子分别连接着第一差动放大器 的正极输出Vol、负极输出Vobl、第二差动放大器的正极输出Vo2、 负极输出Vob2,源极端子连接着基准接地电位VSS, NMOS晶体管 mil和m12的漏极端子与NMOS晶体管mla的源极端子(节点Va ) 相连接，NMOS晶体管m21和m22的漏极端子与NMOS晶体管mlb
的源极端子(节点Vb)相连接。与时钟信号CLK同步并用作开关 的NMOS晶体管m2a、 m2b的栅极端子和与时钟信号CLK同步并用 作开关PMOS晶体管m4a、m4b的栅极端子连接在时钟信号CLK上。 而且，在节点Va和复位电压输入端子Vreset之间连接着用作复位晶 体管的NMOS晶体管mra,在节点Vb和复位电压输入端子Vreset 之间连接着用作复位晶体管的NMOS晶体管mrb。这些复位晶体管 mra、 mrb构成复位部12,并且在这些复位晶体管mra、 mrb的斥册极 端子上连接着时钟信号的倒相信号/CLK。以上是本实施方式1的动 态型比较器100的结构。
接着，参照图1和图2,说明本实施方式1的动态型比较器100 的一系列工作。
图2示出时钟信号CLK、比较器100的输出端子Q和QB、第 一差动放大器的正极输出Vol和负极输出Vobl、第二差动放大器的 正极输出Vo2和负极输出Vob2、比较器100的节点Va和Vb的电
压的时序图。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF, PMOS晶体管m4a、 m4b为ON。由此，正反馈部11不工作，输出 端子Q、 QB被上拉为"High"。此时，由于NMOS晶体管m2a、 m2b为OFF,因此在该电路中不流过电流。而时钟信号的倒相信号 /CLK为"High" , NMOS晶体管mra、 mrb为ON,节点Va、 Vb与 复位电压输入端子Vreset导通。即使在第一差动放大器和第二差动 放大器的正极输出Vol和Vo2、或第一差动放大器和第二差动放大 器的负极输出Vob 1和Vob2都低于输入晶体管部10的阔值电压Vth ， 输入晶体管部10的NMOS晶体管mll、 ml2或NMOS晶体管m21、 m22都为OFF时，其作用也是有效的，因此，节点Va、 Vb的电压 -陂复位为预定复位电压Vreset ( Reset状态)。
当时钟信号CLK为"High"(预定电平)时，NMOS晶体管 m2a、 m2b为ON， PMOS晶体管m4a、 m4b为OFF。由此，正反馈 部11可进行工作。输入晶体管部10的NMOS晶体管mll、 m12、
m21、 m22通过进行预定的加权运算来确定阈值电压Vtn，对第一差 动放大器的正极输出电压Vol与负极输出电压Vobl的差值电压、 和第二差动放大器的正极输出电压Vo2与负极输出电压Vob2的差 值电压进行差动比较，作为该差动比较的差动比较结果，将流过节 点Va、 Vb的差动电流对输出到正反馈部11 。
上述预定的加权运算例如通过将输入晶体管部IO的晶体管的栅 极宽度W的尺寸比设定为恒定值来实现。例如，通过将晶体管mll 和m12的栅极宽度W的尺寸比和晶体管m12和m22的栅极宽度W 的尺寸比分别设定为1 : 3，能够得到阈值电压Vtn。作为上述的预 定的加权运算的实现方法可使用任意的方法。例如，即使输入晶体 管部10的晶体管的栅极宽度W相等，通过将栅极长度L之比设定 为恒定值来实现上述的预定的加权运算，也能获得相同的效果。另 外，即使输入晶体管部10的晶体管的栅极宽度W和栅极长度L相 等，通过将晶体管的并列连接个数之比设定为恒定值来实现上述的 预定的加权运算，也能获得相同的效果。在此，输入晶体管部10的 NMOS晶体管mll、 m12、 m21、 m22的各个漏极电流根据各个栅极 端子电压而发生变化。由此，分别产生与晶体管mil和m12的栅极 端子电压对应的漏极电压VDS1、和与晶体管m21和m22的栅极端 子电压对应的漏极电压VDS2,正反馈部11将这些漏才及电压VDS1 和VDS2的差值电压进行正反馈，放大至作为预定电压电平的电源 电压VDD即"Hihg"或基准接地电压VSS即"Low",并保持其状 态(Compare&Latch状态)。另外，此时在比较器的输出端子Q、 QB发生跃变期间，在该电路中流过电流，当输出端子Q、 QB完成 3夭变而成为Latch状态时，在该电-各中不流过电流。例如，当 VDS1〉VDS2时，通过将差值电压进行正反馈，比较器的输出端子Q 被放大至"High",输出端子QB被放大至"Low"。而时钟信号的 倒相信号/CLK变为"Low" , NMOS晶体管mra、 mrb为OFF,节 点Va、 Vb与复位电压输入端子Vreset被断开。
输入晶体管部10的NMOS晶体管mll、 m12、 m21、 m22在时
钟信号CLK变为"High"的瞬间，在线性区域内工作。在此，当将 晶体管mll、 m12、 m21、 m22的栅极长度L设为恒定值，将栅极宽 度分别设为Wl、 W2、 Wl、 W2，将阈值电压设为Vth，将载流子迁 移率设为|in,将栅极电容设为Cox,将栅极端子电压-源极端子电 压分别i殳为Vgsll (-Vol) 、 Vgsl2 (=Vo2) 、 Vgs21 ( =Vobl )、 Vgs22(=Vob2)时，则各漏极电导Gll、 G12、 G21、 G22可分別表 示为
Gil:=|an .Cox (Wl/L)(Vol 一Vth-VDS1 )(1.1 )
=(in .Gox '(W2/L )(Vo2-Vth-VDS1 )(1.2)
=jin Gox '(Wl/L)(Vobl-Vth- VDS2 )(1.3)
G22:=(xn .Cox (W2/L )(Vob2一 Vth- VDS2 )(1.4)
图1所示的比较器100的阈值电压能够在正反馈部11处于不灵 敏状态、即VDS1=VDS2 (=VDS)时、且晶体管ml 1和m12的漏极 电导Gil和G12之和与晶体管m21和m22的漏极电导G21和G22 之和相等的情况下获得，因此，满足
Gil +G12=G21 + G22
Hn . Cox . ( (Wl/L) ( Vol - Vth-VDS1 ) +
(W2/L) ( Vo2-Vth-VDS1 ))= . Cox( (Wl/L) ( Vobl-Vth-VDS2) + (W2/L) ( Vob2 - Vth - VDS2 )) Wl ( Vol - Vth - VDS ) + W2 ( Vo2 - Vth - VDS )= Wl ( Vobl - Vth - VDS ) + W2 ( Vob2 - Vth - VDS ) Wl Vol + W2 Vo2=Wl Vobl + W2 Vob2 ( 1.5 )
在此，当将栅极宽度Wl与W2的尺寸比设为 Wl : W2=n/m : ( m - n ) /m (1.6) 时，满足
(n Vol + (m-n) Vo2 ) /m=
(n-Vobl+ (m-n) Vob2) /m (1.7)
在此，使用图3进一步详细明确。图3是示出了比较器100的
输入信号即第一差动放大器的正极输出电压Vol与负极输出电压 Vob 1 、和第二差动放大器的正极输出电压Vo2与负极输出电压Vob2 的轨迹与阈值电压的图。图3的虚线A表示式(1.7)左边的轨迹， 是将Vol和Vo2分割为n : m-n的轨迹。同样，虚线B表示式(1.7) 右边的轨迹，是将Vobl和Vob2分割为n : m-n的轨迹。虛线A 和虚线B的交点Vtn表示比较器100的阈值电压。此时，交点Vtn 将Vol和Vobl的交点Vtl 、与Vo2和Vob2的交点Vt2之间分割为 n:m-n。因此，通过将输入晶体管部10的NMOS晶体管(ml 1 、 m21)和(ml2、 m22 )的4册才及尺寸比^殳为n/m : (m-n) /m, 乂人而 能够将交点Vtl和交点Vt2之间进行m分割，获得其位置为n的阈 <直电压Vtn。
以上是本实施方式1的动态型比较器100的一系列工作的说明。 如上所述，本实施方式1的动态型比较器100具有在复位状态 中使用与时钟信号的倒相信号同步工作的复位晶体管mra、 mrb,将 节点Va和Vb复位为预定复位电压Vreset的功能，因此，即使时钟 信号频率和模拟输入信号频率变高时，也能够良好地确保比较精度。 (实施方式2)
图4是表示实施方式1的动态型比较器400的结构一例的图。 比较器400包括含有NMOS晶体管mll、 m12、 m21、 m22的输入 晶体管部、含有NMOS晶体管mla、 mlb以及PMOS晶体管m3a、 m3b的正反馈部(交叉耦合倒相锁存部)，在正反馈部的晶体管 mla、 m3a的栅极端子和晶体管m3b的漏极端子上连接着输出端子 QB,在正反馈部的晶体管mlb、 m3b的栅极端子和晶体管m3a的漏 极端子上连接着输出端子Q。另外，在NMOS晶体管mla的漏极端 子和PMOS晶体管m3a的漏极端子之间连接着与时钟信号CLK同步 并用作开关的NMOS晶体管m2a,在NMOS晶体管mlb的漏极端子 和PMOS晶体管m3b的漏极端子之间连接着与CLK同步并用作开 关的NMOS晶体管m2b。 PMOS晶体管m3a、 m3b的源极端子连接 在电源VDD上。另外，在PMOS晶体管m3a的漏极端子和电源VDD
之间连接着与时钟信号CLK同步并用作开关的PMOS晶体管m4a， 在PMOS晶体管m3b的漏极端子和电压VDD之间连接着与时钟信 号CLK同步并用作开关的PMOS晶体管m4b。构成输入晶体管部的 NMOS晶体管mll、 m21、 m12、 m22的栅极端子分别连接第一差动 放大器的正极输出Vol、负极输出Vobl、第二差动放大器的正极输 出Vo2、负极输出Vob2,源极端子连接基准接地电位VSS，晶体管 mil和m12的漏极端子连接在晶体管mla的源极端子(节点Va)上， 晶体管m21和m22的漏极端子连接在晶体管mlb的源极端子(Vb ) 上。
另外，与时钟信号CLK同步并用作开关的NMOS晶体管m2a、 m2b的栅极端子和与时钟信号CLK同步并用作开关PMOS晶体管 m4a、 m4b的栅极端子连接在时钟信号CLK上。而且，在节点Va 和接地电压VSS之间连接着用作复位晶体管的NMOS晶体管mra， 在Vb和接地电压VSS之间连接着用作复位晶体管的NMOS晶体管 mrb，在用作复位晶体管的NMOS晶体管mra、 mrb的栅极端子上连 接着时钟信号的倒相信号/CLK。以上是本实施方式2的动态型比较 器400的结构的一例。
接着，参照图4说明实施方式2的动态型比较器400的一系列 工作。
本实施方式2的动态型比较器400的一系列工作基本上与本实 施方式1的动态型比较器100的一系列工作大致相同。不同点为下 述的时钟信号CLK为"Low"时的复位状态。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF, PMOS晶体管m4a、 m4b为ON。由此，正反馈部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/CLK为 "High" ， NMOS晶体管mra、 mrb为ON，节点Va、 Vb与接地电 压VSS导通。即使Vol和Vo2或Vobl和Vob2都低于输入晶体管 部的阈值电压Vth,输入晶体管部的NMOS晶体管mll、 m12或晶
体管m21、 m22都为OFF，其作用也是有效的，因此节点Va、 Vb 的电压被复位为接地电压VSS ( Reset状态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON, PMOS晶体管m4a、 m4b为OFF。由此，正反々赍部可进行工作。 输入晶体管部的NMOS晶体管mll、 m12、 m21、 m22通过进行预定 的加权运算来确定阈值电压Vtn,将对第一差动放大器的正极输出电 压Vol与负极输出电压Vobl的差值电压、和第二差动放大器的正 极输出电压Vo2与负极输出电压Vob2的差值电压进行比较后的比 较结果输出到正反馈部。预定的加权运算的实现在实施方式1中已 经说明，因此在此省略。输入晶体管部的晶体管mll、 m12、 m21、 m22的各个漏极电流根据其各个栅极端子电压而发生变化。由此， 产生与晶体管mil和m12的4册极端子电压对应的漏才及电压VDS1、 和与晶体管m21和m22的4册才及端子电压对应的漏才及电压VDS2,正 反馈部将VDS1和VDS2的差值电压进行正反馈，；改大至电源电压 VDD即"High"或基准接地电压VSS即"Low",并保持其状态 (Compare&Latch状态)。另外，此时在比较器输出端子Q、 QB发 生跃变期间，在该电路中流过电流，但当输出端子Q、 QB完成跃变 而成为Latch状态时，在该电路中不流过电流。例如，当VDS1>VDS2 时，通过将差值电压进行正反馈，比较器的输出端子Q被放大至 "High",输出端子QB被放大至"Low"。而时钟信号的倒相信号 /CLK变为"Low" , NMOS晶体管mra、 mrb为OFF,节点Va、 Vb 与基准接地电压VSS4皮断开。
其他的电路工作原理与本实施方式1的动态型比较器100相同。 以上是本实施方式2的动态型比较器400的一系列工作的说明。 如上所述，本实施方式2的动态型比较器400具有在复位状态 中使用与时钟信号的倒相信号同步工作的开关而将节点Va和Vb复 位为接地电压VSS的功能，从而可降低现有技术中存在的问题、在 时钟信号频率和模拟输入信号频率变高时产生的比较精度的劣化。 另外，与比较器100相比，不同点为不需要复位电压输入端子Vreset;复位状态下的节点Va和Vb电压不是Vreset而是接地电压
vss。
(实施方式3 )
图5是表示实施方式3的动态型比较器500的结构一例的图。 比较器500包括含有NMOS晶体管mll、 m12、 m21、 m22的输入 晶体管部、含有NMOS晶体管mla、 mlb和PMOS晶体管m3a、 m3b 的正反馈部(交叉耦合倒相锁存部)，在正反馈部的晶体管mla、 m3a的栅极端子和晶体管m3b的漏极端子上连接着输出端子QB，在 正反馈部的晶体管mlb、 m3b的栅极端子和晶体管m3a的漏极端子 上连接着输出端子Q。另外，在NMOS晶体管mla的漏极端子和 PMOS晶体管m3a的漏极端子之间连接着与时钟信号CLK同步并用 作开关的NMOS晶体管m2a，在NMOS晶体管mlb的漏极端子和 PMOS晶体管m3b的漏极端子之间连接着与CLK同步并用作开关的 NMOS晶体管m2b。 PMOS晶体管m3a、 m3b的源极端子连接在电 源VDD上。另外，在PMOS晶体管m3a的漏极端子和电源VDD之 间连接着与时钟信号CLK同步并用作开关的PMOS晶体管m4a，在 PMOS晶体管m3b的漏极端子和电源VDD之间连接着与时钟信号 CLK同步并用作开关的PMOS晶体管m4b。构成输入晶体管部的 NMOS晶体管mll、 m21、 m12、 m22的栅极端子分别连接第一差动 放大器的正极输出Vol、负极输出Vobl、第二差动放大器的正极输 出Vo2、负极输出Vob2，源极端子连接基准接地电位VSS,晶体管 mil和m12的漏极端子连接在mla的源极端子(节点Va)上，晶体 管m21和m22的漏极端子连接在晶体管mlb的源极端子(Vb)上。 与时钟信号CLK同步并用作开关的NMOS晶体管m2a、m2b的栅极 端子和与时钟信号CLK同步并用作开关PMOS晶体管m4a、 m4b的 栅极端子连接在时钟信号CLK上。而且，在两个节点(连接部)Va 和Vb之间连接着用作复位晶体管的NMOS晶体管mr,在该用作复 位晶体管的NMOS晶体管mr的栅极端子上连接着时钟信号的倒相 信号/CLK。以上是本实施方式3的动态型比较器500的结构的一例。
接着，参照图5说明本实施方式3的动态型比较器500的一系 列工作。
本实施方式3的动态型比较器500的一系列工作基本上与本实 施方式1的动态型比较器100的一系列工作大致相同。不同点为下 述的时钟信号CLK为"Low"时的复位状态。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF， PMOS晶体管m4a、 m4b为ON。由此，正反馈部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/CLK为 "High" , NMOS晶体管mr为ON,将两个节点Va、 Vb短路，使 之导通。即使Vol和Vo2或Vobl和Vob2都低于输入晶体管部的阈 值电压Vth,输入晶体管部的NMOS晶体管mll、ml2或晶体管m21、 m22都为OFF，其作用也是有效的，因此节点Va、 Vb的电压被复 位为相同电位。当在该电路中不流过电流、将晶体管mll、 m12、 m21、 m22中的任意一个以上的晶体管设为ON时，其结果为节点 Va、 Vb被复位为接地电压VSS (Reset状态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON, PMOS晶体管m4a、 m4b为OFF。由此，正反馈部可进行工作。 输入晶体管部的NMOS晶体管mll、 m12、 m21、 m22通过进行预定 的加权运算来确定阈值电压Vtn,将对第一差动放大器的正极输出电 压Vol与负极输出电压Vobl的差值电压、和第二差动放大器的正 极输出电压Vo2与负极输出电压Vob2的差值电压进行比较后的比 较结果输出到正反馈部。预定的加权运算的实现已经说明，因此省 略。输入晶体管部的晶体管mll、 mi2、 m21、 m22的各个漏才及电流 根据其各个栅极端子电压而发生变化。由此，产生与晶体管mll和 m12的栅极端子电压对应的漏极电压VDS1、和与晶体管m21和m22 的栅极端子电压对应的漏极电压VDS2，正反馈部将VDS1和VDS2 的差值电压进行正反馈，放大至电源电压VDD即"Hihg"或基准接 地电压VSS即"Low",并保持其状态(Compare&Latch状态)。
另外，此时在比较器输出端子Q、 QB发生跃变期间，在该电路中流 过电流，当输出端子Q、 QB完成3天变而成为Latch状态时，在该电 路中不流过电流。例如，当VDS1>VDS2时，通过将差值电压进行 正反馈，比较器的输出端子Q被放大至"High",输出端子QB被 放大至"Low"。而时钟信号的倒相信号/CLK变为"Low" , NMOS 晶体管mr为OFF，节点Va和Vb被断开。
其他的电路工作原理与本实施方式1的动态型比较器100相同。 以上是本实施方式3的动态型比较器500的 一 系列工作的说明。 如上所述，本实施方式3的动态型比较器500具有在复位状态 中使用与时钟信号的倒相信号同步工作的开关而将节点Va和Vb复 位为相同电位的功能，从而可降低作为现有技术中存在的问题的、 在时钟信号频率和模拟输入信号频率变高时产生的比较精度的劣 化。另外，与比较器100相比，不同点为不需要复位电压输入端 子Vreset;复位状态下的节点Va和Vb的电压不是Vreset而是Va 和Vb为相同电位，或在复位状态下如果晶体管mll、 m12、 m21、 m22中的任意一个为ON状态，则节点Va和Vb电压为接地电压VSS。 另外，与比较器400相比，不同点在于即使复位晶体管数量少一 个也可构成。
(实施方式4)
图6是表示本实施方式1的动态型比较器100中的本实施方式4 的复位电压发生器(Vreset发生器)600结构的一例的图。复位电压 发生器600为比较器100的半电路(half circuit),构成为比较器100 的复制电路(replica circuit)。包括含有NMOS晶体管ml 1 、 m12 的输入晶体管部、和比较器100的正反馈部的半电路即NMOS晶体 管ml和PMOS晶体管m3,连接了晶体管ml、 m3的栅极端子和晶 体管m3的漏极端子。另外，在NMOS晶体管ml的漏极端子和PMOS 晶体管m3的漏极端子之间连接着与复位电压发生器工作信号 ENABLE同步并用作开关的NMOS晶体管m2。 PMOS晶体管m3的 源极端子连接在电源VDD上。另外，在PMOS晶体管m3的漏极端子和电源VDD之间连接着与复位电压发生器工作信号ENABLE同 步并用作开关的PMOS晶体管m4。构成输入晶体管部的NMOS晶 体管mll、 m21的栅极端子连接差动放大器的正极输出和负极输出 的共模电压Vomid,其源极端子连接基准接地电位VSS，输入晶体 管部10和正反馈部11的连接点、即NMOS晶体管mil和m12的漏 极端子与反馈晶体管ml的源极端子的连接部的电压被外部输出为 复位电压Vreset。与复位电压发生器工作信号ENABLE同步并用作 开关的NMOS晶体管m2的栅极端子和与复位电压发生器工作信号 ENABLE同步并用作开关的PMOS晶体管m4的栅极端子连接在复 位电压发生器工作信号ENABLE上。以上是本实施方式1的动态型 比较器100中的本实施方式4的复位电压发生器600结构的一例。
接着，参照图6说明实施方式4的复位电压发生器600的一系 列工作。
当复位电压发生器工作信号ENABLE为"Low"时，NMOS晶 体管m2为OFF， PMOS晶体管m4为ON。由此，比较器100的正 反馈部的半电路不工作，晶体管m3的栅极端子电压被上拉为 "High",复位电压Vreset收敛为"Low"。此时，由于晶体管m2 为OFF,因此在该电路中不流过电流。
当复位电压发生器工作信号ENABLE为"High"时，NMOS晶 体管m2为ON， PMOS晶体管m4为OFF。由此，比较器100的正 反馈部的半电路可进行工作。输入晶体管部的NMOS晶体管mll、 ml2取为预定的尺寸比。例如，将晶体管mll和晶体管m12的栅极 宽度W的尺寸比设为(1.6)式表示的(m/2)/m : (m/2)/m。在本 实施方式1的工作说明中，如上所述，预定的尺寸比的实现方法可 使用任意的方法。在这种情况下，晶体管mll和晶体管m12的栅极 端子-源极端子间电压为Vomid，按照Vomid使晶体管mll和ml2 进行在该电路中流过某恒定漏极电流的工作。晶体管mil和ml2的 漏极电流的合成电流流过晶体管m3、 m2和ml。将其作为复位电压 发生器工作电流。晶体管m3成为栅极端子和漏极端子相连接的二极
管连接方式，因此作为具有某恒定电导的电阻而工作，因此通过复
位电压发生器工作电流在晶体管m3的栅极端子即晶体管m3的漏极 端子产生某恒定电压。另外，晶体管m2的栅极端子电压为复位电压 发生器工作信号ENABLE,晶体管m2的漏极端子电压为晶体管m3 的漏极端子电压，在晶体管m2的源极端子电压产生满足复位电压发 生器工作电流、栅极端子-源极端子间电压(ENABLE - m2的源极 端子电压)、漏极端子-源极端子电压(晶体管m3的漏极端子电压 -晶体管m2的源极端子电压)的关系的某恒定电压。同样，晶体管 ml的栅极端子电压为晶体管m3的漏极端子电压，晶体管ml的漏 极端子电压为晶体管m2的源极端子电压，在晶体管ml的源极端子 电压产生满足复位电压发生器工作电流、栅极端子-源极端子间电 压(晶体管m3的漏极端子电压-晶体管ml的源极端子电压)、漏 极端子-源极端子电压(晶体管m2的源极端子电压-晶体管ml的 源极端子电压)的关系的某恒定电压。也就是说，产生该晶体管ml 的源极端子电压来作为复位电压Vreset。
以上是本实施方式4的复位电压发生器600的一系列工作。 通过对比较器100的复位端子Vreset提供本实施方式4的复位 电压发生器600产生的复位电压Vreset，在比较器100为复位状态 时将节点Va和Vb复位为本实施方式4的复位电压发生器600产生 的复位电压Vreset，从而在时钟信号CLK从"Low"跃变为"High" 时、即在比较器100从复位状态跃变为Compare&Latch状态时，节 点Va、 Vb的电位被控制为稳定状态，因此比较器100最为灵敏地工 作。
如上所述，本实施方式1的动态型比较器100中的本实施方式4 的复位电压发生器600具有比较器100的半电路来作为复制电路， 能够通过上述工作产生复位电压Vreset,从而使本实施方式1的动 态型比较器100最有效且快速地工作。
图6所示的复位电压发生器600仅由图1所示的比较器100的 结构中构成差动对的一方的电路部分而构成，4旦当然也可以由比辟交器100的整体来构成。在这种情况下，将输出端子Q和倒相输出端 子Q B短路，并且连接反馈晶体管m 1 a与输入晶体管部的晶体管m 12 的连接点、和反馈晶体管mlb与输入晶体管部的晶体管m21的连接 点，进而连4妾两个节点Va、 Vb。
另外，在本实施方式4的复位电压发生器600中，输入晶体管 部取为NMOS晶体管，但将NMOS晶体管替换为PMOS晶体管而与 比较器一起构成本结构，将输入晶体管部取为PMOS晶体管也能够 获得相同的效果。 (实施方式5 )
图7是表示实施方式5的动态型比较器700的结构一例的图。 比较器700包括含有NMOS晶体管mll、 m12、 m21、 m22的输入 晶体管部、和含有由NMOS晶体管构成的1对反馈晶体管mla、 mlb 和1对PMOS晶体管m3a、m3b的正反馈部(交叉耦合倒相锁存部)， 在正反馈部的晶体管mla、 m3a的栅极端子和晶体管m3b的漏极端 子上连接着输出端子QB，在正反馈部的晶体管mlb、 m3b的栅极端 子和晶体管m3a的漏极端子上连接着输出端子Q。另外，在NMOS 晶体管mla的漏极端子和PMOS晶体管m3a的漏极端子之间连接着 与时钟信号CLK同步进行ON/OFF工作的由NMOS晶体管构成的开 关晶体管m2a,在NMOS晶体管mlb的漏极端子和PMOS晶体管 m3b的漏极端子之间连接着与时钟信号CLK同步进行ON/OFF工作 的由NMOS晶体管构成的开关晶体管m2b。 PMOS晶体管m3a、 m3b 的源极端子连接在电源VDD上。另外，在PMOS晶体管m3a的漏 极端子和电源VDD之间连接着与时钟信号CLK同步并用作开关的 PMOS晶体管m4a,在PMOS晶体管m3b的漏极端子和电压VDD 之间连接着与CLK同步并用作开关的PMOS晶体管m4b。构成输入 晶体管部的NMOS晶体管mll、 m21、 m12、 m22的栅极端子分别连 接第一差动放大器的正极输出Vol、负极输出Vobl、第二差动放大 器的正极输出Vo2、负极输出Vob2，其源极端子连接基准接地电压 VSS，晶体管mil和m12的漏极端子连接在晶体管mla的源极端子
(节点Va)上，晶体管m21和m22的漏极端子连接在晶体管mlb 的源极端子(节点Vb )上。与时钟信号CLK同步并用作开关的NMOS 晶体管m2a、 m2b的栅极端子和与时钟信号CLK同步并用作开关 PMOS晶体管m4a、 m4b的栅极端子连接在时钟信号CLK上。
在此，将上述开关晶体管m2a的源极端子和反馈晶体管mla的 漏极端子的连接部作为节点Vc，将开关晶体管m2b的源极端子和反 馈晶体管mib的漏极端子的连接部作为节点Vd，在节点Vc和复位 电压输入端子Vreset之间连接着用作复位晶体管的NMOS晶体管 mra,在节点Vd和复位电压输入端子Vreset之间连4妾着用作复位晶 体管的NMOS晶体管mrb,在用作复位晶体管的NMOS晶体管mra、 mrb的栅极端子上连接着时钟信号的倒相信号/CLK。以上是本实施 方式5的动态型比较器700结构的一例。
接着，参照图7说明本实施方式5的动态型比较器700的一系 列工作。
本实施方式5的动态型比较器700的一系列工作基本上与本实 施方式1的动态型比较器100的一系列工作大致相同。不同点为下 述的时钟信号CLK为"Low"时的复位状态。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF， PMOS晶体管m4a、 m4b为ON。由此，正反馈部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/CLK为 "High" , NMOS晶体管mra、 mrb为ON,节点Vc、 Vd与复位电 压输入端子Vreset导通。即使Vol和Vo2或Vobl和Vob2都低于 输入晶体管部的阚值电压Vth,输入晶体管部的NMOS晶体管mll、 m12或晶体管m21、 m22都为OFF,其作用也是有效的，因此节点 Vc、 Vd的电压被复位为Vreset (Reset状态)。另外，输出端子Q、 QB被上拉为"High"，因此晶体管mla和晶体管mlb为ON,节点 Vc与Va、以及Vd与Vb导通。因此，节点Va、 Vb的电压也被复 ^f立为Vreset ( Reset 一犬态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON, PMOS晶体管m4a、 m4b为OFF。由此，正反馈部可进行工作。 输入晶体管部的NMOS晶体管mll、 m12、 m21、 m22通过进行预定 的加权运算来确定阈值电压Vtn，将对第一差动放大器的正极输出电 压Vol与负极输出电压Vobl的差值电压、和第二差动放大器的正 极输出电压Vo2与负极输出电压Vob2的差值电压进行比较后的比 较结果输出到正反馈部。预定的加权运算的实现已经说明，因此省 略。输入晶体管部的晶体管mll、 m12、 m21、 m22的各个漏极电流 根据其各个栅极端子电压而发生变化。由此，产生与晶体管mll和
m12的栅极端子电压对应的漏极电压VDS1、和与晶体管m21和m22 的4册才及端子电压对应的漏极电压VDS2,正反々贵部将VDS1和VDS2 的差值电压进行正反馈，放大至电源电压VDD即"Hihg"或基准接 地电压VSS即"Low",并保持其状态(Compare&Latch状态)。 另外，此时在比较器的输出端子Q、 QB发生跃变期间，在该电路中 流过电流，但当输出端子Q、 QB完成跃变而成为Latch状态时，在 该电路中不流过电流。例如，当VDS1>VDS2时，通过将差值电压 进行正反馈，比较器的输出端子Q被放大至"High",输出端子QB 被放大至"Low"。而时钟信号的倒相信号/CLK变为"Low" , NMOS 晶体管mra、 mrb为OFF,节点Vc、 Vd与复位电压输入端子Vreset 被断开。
其他的电路工作原理与本实施方式1的动态型比较器100相同。 以上是本实施方式5的动态型比较器700的一系列工作的说明。 如上所述，本实施方式5的动态型比较器700具有在复位状态 中使用与时钟信号的倒相信号同步工作的开关而将节点Vc、 Vd、进 而将节点Va、 Vb复位为Vreset的功能，从而可降低作为现有技术 中存在的问题的、在时钟信号频率和模拟输入信号频率变高时产生 的比较精度的劣化。 (实施方式6)
图8是表示实施方式6的动态型比较器800的结构一例的图。比较器800包括含有NMOS晶体管mll、 m12、 m21、 m22的输入 晶体管部、和含有NMOS晶体管mla、 mlb和PMOS晶体管m3a、 m!3b的正反馈部(交叉耦合倒相锁存部)，在正反馈部的晶体管 mla、 m3a的栅极端子和晶体管m3b的漏极端子上连接着输出端子 QB,在正反馈部的晶体管mlb、 m3b的栅极端子和晶体管m3a的漏 极端子上连接着输出端子Q。另外，在NMOS晶体管mla的漏极端 子和PMOS晶体管m3a的漏极端子之间连接着与时钟信号CLK同步 并用作开关的NMOS晶体管m2a，在NMOS晶体管mlb的漏极端子 和PMOS晶体管m3b的漏极端子之间连接着与CLK同步并用作开 关的NMOS晶体管m2b。 PMOS晶体管m3a、 m3b的源极端子连接 在电源VDD上。另外，在PMOS晶体管m3a的漏极端子和电源VDD 之间连接着与时钟信号CLK同步并用作开关的PMOS晶体管m4a， 在PMOS晶体管m3b的漏极端子和电源VDD之间连接着与CLK同 步并用作开关的PMOS晶体管m4b。构成输入晶体管部的NMOS晶 体管mll、 m21、 m12、 m22的栅极端子分别连接第一差动放大器的 正极输出Vol、负极输出Vobl、第二差动放大器的正极输出Vo2、 负极输出Vob2，其源极端子连接基准接地电压VSS,晶体管mil 和m12的漏极端子连接在晶体管mla的源极端子(节点Va )上，晶 体管m21和m22的漏极端子连接在晶体管mlb的源极端子(Vb ) 上。与时钟信号CLK同步并用作开关的NMOS晶体管m2a、 m2b的 栅极端子和与时钟信号CLK同步并用作开关PMOS晶体管m4a、m4b 的栅极端子连接在时钟信号CLK上。而且，在此，将晶体管m2a的 源极端子和晶体管mla的漏极端子的连接点作为节点Vc,将晶体管 m2b的源极端子和晶体管mlb的漏极端子的连接点作为节点Vd，在 节点Vc和接地电压VSS之间连接着用作复位晶体管的NMOS晶体 管mra，在Vd和接地电压VSS之间连接着用作复位晶体管的NMOS 晶体管mrb,在用作复位晶体管的NMOS晶体管mra、 mrb的栅极端 子上连接着时钟信号的倒相信号/CLK。以上是本实施方式6的动态 型比较器800结构的一例。
接着，参照图8说明本实施方式6的动态型比较器800的一系 列工作。
本实施方式6的动态型比较器800的一系列工作基本上与本实 施式1的动态型比较器100的一系列工作大致相同。不同点为下述 的时钟信号CLK为"Low"时的复位状态。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF， PMOS晶体管m4a、 m4b为ON。由此，正反馈部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/CLK为 "High" , NMOS晶体管mra、 mrb为ON,节点Vc、 Vd与接地电 压VSS导通。另外，输出端子Q、 QB被上拉为"High",因此晶 体管mla和mlb为ON,节点Vc和Va以及Vd和Vb导通。因此， 节点Va、 Vb的电压也被复位为接地电压VSS。即使Vol和Vo2或 Vobl和Vob2都低于输入晶体管部的阈值电压Vth，输入晶体管部 的NMOS晶体管mll、 ml2或晶体管m21、 m22都为OFF，其作用 也是有效的，因此节点Va、 Vb的电压被复位为接地电压VSS。另 外，输出端子Q、 QB被上拉为"High",因此晶体管mla和mlb 为ON,节点Vc和Va以及Vd和Vb导通。因此，节点Va、 Vb的 电压也被复位为接地电压VSS ( Reset状态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON, PMOS晶体管m4a、 m4b为OFF。由此，正反馈部可进行工作。 输入晶体管部的NMOS晶体管mll、 m12、 m21、 m22通过进行预定 的加权运算来确定阈值电压Vtn,将对第 一差动放大器的正极输出电 压Vol与负极输出电压Vobl的差值电压、和第二差动放大器的正 极输出电压Vo2与负极输出电压Vob2的差值电压进行比较后的比 较结果输出到正反馈部。预定的加权运算的实现已经说明，因此省 略。输入晶体管部的晶体管mll、 m12、 m21、 m22的各个漏极电流 根据其各个栅极端子电压而发生变化。由此，产生与晶体管mll和m12的4册极端子电压对应的漏极电压VDS1、和与晶体管m21和m22
的栅极端子电压对应的漏极电压VDS2，正反馈部将VDS1和VDS2 的差值电压进行正反馈，放大至电源电压VDD即"Hihg"或基准接 地电压VSS即"Low",并保持其状态(Compare&Latch状态)。 另外，此时在比较器的输出端子Q、 QB发生跃变期间，在该电路中 流过电流，但当输出端子Q、 QB完成跃变而成为Latch状态时，在 该电路中不流过电流。例如，当VDS1>VDS2时，通过将差值电压 进行正反馈，比较器的输出端子Q被放大至"High"，输出端子QB 被放大至"Low"。而时钟信号的倒相信号/CLK变为"Low" ， NMOS 晶体管mra、 mrb为OFF，节点Vc、 Vd与基准接地电压VSS被断开。 其他的电路工作原理与本实施方式1的动态型比较器100相同。 以上是本实施方式6的动态型比较器800的 一 系列工作的说明。 如上所述，本实施方式6的动态型比较器800具有在复位状态 中使用与时钟信号的倒相信号同步工作的开关而将节点Vc、 Vd、进 而将节点Va、 Vb复位为接地电压VSS的功能，从而可降低作为现 有技术中存在的问题的、在时钟信号频率和模拟输入信号频率变高 时产生的比较精度的劣化。另外，与比较器700相比，不同点为 不需要复位电压输入端子Vreset;复位状态的节点Vc和Vd的电压 不是Vreset而是接地电压VSS。
(实施方式7)
图9是表示实施方式7的动态型比较器900的结构一例的图。 比较器900包括含有NMOS晶体管mll、 m12、 m21、 m22的输入 晶体管部、和含有NMOS晶体管mla、 mlb和PMOS晶体管m3a、 m3b的正反馈部(交叉耦合倒相锁存部)，在正反馈部的晶体管 mla、 m3a的栅极端子和晶体管m3b的漏极端子上连接着输出端子 QB，在正反馈部的晶体管mlb、 m3b的栅极端子和晶体管m3a的漏 极端子上连接着输出端子Q。另外，在NMOS晶体管mla的漏极端 子和PMOS晶体管m3a的漏极端子之间连接着与时钟信号CLK同步 并用作开关的NMOS晶体管m2a,在NMOS晶体管mlb的漏才及端子 和PMOS晶体管m3b的漏极端子之间连接着与CLK同步并用作开关的NMOS晶体管m2b。 PMOS晶体管m3a、 m3b的源极端子连接 在电源VDD上。另夕卜，在PMOS晶体管m3a的漏极端子和电源VDD 之间连接着与时钟信号CLK同步并用作开关的PMOS晶体管m4a, 在PMOS晶体管m3b的漏极端子和电源VDD之间连接着与CLK同 步并用作开关的PMOS晶体管m4b。构成输入晶体管部的NMOS晶 体管mll、 m21、 m12、 m22的栅极端子分别连接第一差动放大器的 正极输出Vol、负极输出Vobl、第二差动放大器的正极输出Vo2、 负极输出Vob2,其源极端子连接基准接地电压VSS,晶体管mil 和m12的漏极端子连接在晶体管mla的源极端子(节点Va)上，晶 体管m21和m22的漏极端子连接在晶体管mlb的源极端子(Vb ) 上。与时钟信号CLK同步并用作开关的NMOS晶体管m2a、 m2b的 栅极端子和与时钟信号CLK同步并用作开关PMOS晶体管m4a、m4b 的栅极端子连接在时钟信号CLK上。而且，在此，将晶体管m2a的 源极端子和晶体管mla的漏极端子的连接点作为节点Vc,将晶体管 m2b的源极端子和晶体管mlb的漏极端子的连接点作为节点Vd,在 节点Vc和Vd之间连接着用作复位晶体管的NMOS晶体管mr，在 用作复位晶体管的NMOS晶体管mr的栅极端子上连接着时钟信号 的倒相信号/CLK。以上是本实施方式7的动态型比较器900结构的 一例。
接着，参照图9说明本实施方式7的动态型比较器900的一系 列工作。
本实施方式7的动态型比较器卯0的一系列工作基本上与本实 施方式1的动态型比较器100的一系列工作大致相同。不同点为下 述的时钟信号CLK为"Low"时的复位状态。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF， PMOS晶体管m4a、 m4b为ON。由此，正反々责部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/CLK为 "High" ， NMOS晶体管mr为ON,节点Vc和Vd导通。另外，输 出端子Q、 QB被上拉为"High"，因此晶体管mla和mlb为ON, 节点Vc和Va、进而Vd和Vb导通。因此，节点Va、 Vb以及节点 Vc、 Vd导通。即使Vol和Vo2或Vobl和Vob2都低于输入晶体管 部的阈值电压Vth,输入晶体管部的NMOS晶体管mll、 m12或晶 体管m21、 m22都为OFF,其作用也是有效的，因此节点Vc、 Vd 的电压被复位为相同电压。另夕卜，输出端子Q、 QB被上拉为"High", 因此晶体管mla和mlb为ON，节点Vc和Va、进而Vd和Vb导通。 在该电路中不流过电流，将晶体管mll、 m12、 m21、 m22中的任意 一个以上的晶体管设为ON时，其结果，节点Va、 Vb、 Vc、 Vd被 复位为接地电压VSS ( Reset状态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON， PMOS晶体管m4a、 m4b为OFF。由此，正反馈部可进行工作。 输入晶体管部的NMOS晶体管mll、 m12、 m21、 m22通过进行预定 的加权运算来确定阈值电压Vtn，将对第一差动放大器的正极输出电 压Vol与负极输出电压Vobl的差值电压、和第二差动放大器的正 极输出电压Vo2与负极输出电压Vob2的差值电压进行比较后的比 较结果输出到正反馈部。预定的加权运算的实现已经说明，因此省 略。输入晶体管部的晶体管mll、 m12、 m21、 m22的各个漏极电流 根据其各个栅极端子电压而发生变化。由此，产生与晶体管mll和 m12的栅极端子电压对应的漏极电压VDS1、和与晶体管m21和m22 的栅极端子电压对应的漏极电压VDS2，正反馈部将VDS1和VDS2 的差值电压进行正反馈，放大至电源电压VDD即"Hihg"或基准接 地电压VSS即"Low"，并保持其状态(Compare&Latch状态)。 另外，此时在比较器的输出端子Q、 QB发生跃变期间，在该电路中 流过电流，但当输出端子Q、 QB完成跃变而成为Latch状态时，在 该电路中不流过电流。例如，当VDS1〉VDS2时，通过将差值电压 进行正反馈，比较器的输出端子Q被放大至"High"，输出端子QB 被放大至"Low"。而时钟信号的倒相信号/CLK变为"Low" , NMOS 晶体管mr为OFF，节点Vc和Vd被断开。
其他的电路工作原理与本实施方式1的动态型比较器IOO相同。 以上是本实施方式7的动态型比较器900的一系列工作的说明。 如上所述，本实施方式7的动态型比较器900具有在复位状态 中使用与时钟信号的倒相信号同步工作的开关而将节点Va、Vb、Vc、 Vd复位为相同电位的功能，从而可降低作为现有技术中存在的问题、 在时钟信号频率和模拟输入信号频率变高时产生的比较精度的劣 化。另外，与比较器100相比，不同点为不需要复位电压输入端 子Vreset;复位状态下的节点Vc和Vd的电压不是Vreset而是节点 Vc和Vd为相同电位，或如果在复位状态下晶体管mll、 m12、 m21、 m22的任意一个为ON状态，则节点Va、 Vb、 Vc、 Vd的电压为接 地电压VSS。另外，与比较器800相比，不同点在于即使复位晶 体管数量少一个也可构成。
(实施方式8)
图IO是表示实施方式5的动态型比较器700中的本实施方式8 的复位电压发生器(复位电压发生器)IOOO结构的一例的图。复位 电压发生器1000为比较器700的半电路，构成为比较器700的复制 电路。包括含有NMOS晶体管mll、 ml2的输入晶体管部、和比 较器700的正反馈部的半电路即NMOS晶体管ml与PMOS晶体管 m3，连接晶体管ml、 m3的栅极端子和晶体管m3的漏极端子。另 外，在NMOS晶体管ml的漏极端子和PMOS晶体管m3的漏极端 子之间连接着与复位电压发生器工作信号ENABLE同步并用作开关 的NMOS晶体管m2。PMOS晶体管m3的源极端子连接在电源VDD 上。另外，在PMOS晶体管m3的漏极端子和电源VDD之间连接着 与复位电压发生器工作信号ENABLE同步并用作开关的PMOS晶体 管m4。构成输入晶体管部的NMOS晶体管mll、 m21的栅极端子连 接着差动放大器的正极输出和负极输出的共模电压Vomid,其源极 端子连接基准接地电位VSS, NMOS晶体管mll和m12的漏极端子 连接在反馈晶体管ml的源极端子上，反馈晶体管ml的漏极端子连 接在开关晶体管m2的源极端子上，该反馈晶体管ml和开关晶体管 m2的连接部的电压被外部输出为预定复位电压Vreset。与复位电压 发生器工作信号ENABLE同步并用作开关的NMOS晶体管m2的栅 极端子和与复位电压发生器工作信号ENABLE同步并用作开关的 PMOS晶体管m4的栅极端子连接在复位电压发生器工作信号 ENABLE上。以上是本实施方式5的动态型比较器700中的本实施 方式8的复位电压发生器1000结构的一例。
接着，参照图10说明本实施方式4的复位电压发生器1000的 一系列工作。
当复位电压发生器工作信号ENABLE为"Low"时，NMOS晶 体管m2为OFF, PMOS晶体管m4为ON。由此，比较器700的正 反馈部的半电路不工作，晶体管m3的栅极端子电压被上拉为 "High",复位电压Vreset收敛为"Low"。此时，由于晶体管m2 为OFF，因此在该电路中不流过电流。
当复位电压发生器工作信号ENABLE为"High"时，NMOS晶 体管m2为ON， PMOS晶体管m4为OFF。由此，比较器100的正 反馈部的半电路可进行工作。输入晶体管部的NMOS晶体管mll、 ml2设为预定的尺寸比。例如，将晶体管mil和晶体管m12的栅极 宽度W的尺寸比设为用(1.6)式表示的(m/2) /m : ( m/2 ) /m。在 本实施方式1的工作说明中，如上所述，预定的尺寸比的实现方法 能够使用任意的方法。在这种情况下，晶体管mil和晶体管m12的 栅极端子-源极端子间电压为Vomid,按照Vomid使晶体管mil和 m12进行在该电路中流过某恒定的漏极电流的工作。晶体管mil和 m12的漏极电流的合成电流流过晶体管m3、 m2和ml。将其作为复 位电压发生器工作电流。晶体管m3为栅极端子和漏极端子相连接的 二极管连接方式，因此作为具有某恒定电导的电阻而工作，因此通 过复位电压发生器工作电流在晶体管m3的栅极端子即晶体管m3的 漏极端子产生某恒定电压。另外，晶体管m2的栅极端子电压为复位 电压发生器工作信号ENABLE,晶体管m2的漏极端子电压为晶体 管m3的漏极端子电压，在晶体管m2的源极端子产生满足复位电压
发生器工作电流、栅极端子-源极端子间电压(ENABLE-晶体管 m2的源极端子电压)、漏极端子-源极端子电压(晶体管m3的漏 极端子电压-晶体管m2的源极端子电压)的关系的某恒定电压。同 样，晶体管ml的栅极端子电压为晶体管m3的漏极端子电压，晶体 管ml的漏极端子电压为晶体管m2的源极端子电压，在晶体管ml 的源极端子电压产生满足复位电压发生器工作电流、栅极端子-源 极端子间电压(晶体管m3的漏极端子电压-晶体管ml的源极端子 电压)、漏极端子-源极端子电压(晶体管m2的源极端子电压 - 晶 体管ml的源极端子电压)的关系的某恒定电压。也就是说，产生该 晶体管m2的源极端子电压来作为复位电压Vreset。
以上是本实施方式8的复位电压发生器1000的一系列工作。 通过对比较器700的复位端子Vreset提供本实施方式8的复位 电压发生器1000产生的复位电压Vreset,在比较器700为复位状态 时，将节点Vc和Vd复位为本实施方式8的复位电压发生器1000 产生的复位电压Vreset,从而在时钟信号CLK从"Low"跃变为"High" 时，即在比较器700从复位状态跃变为Compare&Latch状态时，比
较器700最灵敏地工作。
如上所述，本实施方式5的动态型比较器700中的本实施方式8 的复位电压发生器1000具有比较器700的半电路来作为复制电路， 能够通过上述工作产生复位电压Vreset，从而4吏本实施方式5的动 态型比较器700最有效且快速地工作。
图10所示的复位电压发生器1000仅由图7所示的比较器700 结构中构成差动对的 一 方的电路部分来构成，但当然也可以由比较 器700的整体来构成。
并且，在本实施方式8的复位电压发生器1000中，输入晶体管 部为NMOS晶体管，但将NMOS晶体管替换为PMOS晶体管而与比 较器一起构成为本结构、将输入晶体管部取为PMOS晶体管，也能 够获得相同的效果。 (实施方式9)
图11是在用于通过时钟信号CLK产生提供给复位晶体管的栅 极端子的时钟信号的倒相信号/CLK的倒相时钟发生电路(延迟电 路)1100的结构一例的图，其中，该复位晶体管用于本实施方式1 的比较器IOO、或本实施方式2的比较器400、或本实施方式3的比 较器500、或本实施方式5的比较器700、或本实施方式6的比较器 800、或本实施方式7的比较器900。倒相时钟发生电路IIOO具有倒 相器1101和緩冲器1102。倒相器1101的输入端子提供时钟信号 CLK，连接倒相器1101的输出和緩沖器1102的输出，緩沖器1102 的输出作为时钟信号的倒相信号/CLK被输出。以上是本实施方式9 的倒相时钟发生电路1100的结构的一例。接着，参照图11说明本 实施方式9的倒相时钟发生电路1100的一系列工作。
当时钟信号CLK被提供给倒相器1101时，倒相器1101输出具 有预定延迟的时钟信号CLK的倒相信号。当由倒相器1101输出的 时钟信号CLK的倒相信号被提供给緩沖器1102时，緩沖器1102输 出相对于所提供的时钟信号CLK的倒相信号而进一步具有预定延迟 的时钟信号CLK的倒相信号/CLK。
以上是本实施方式9的倒相时钟发生电路1100的一系列工作。
由该倒相时钟发生电路1100输出的时钟信号CLK的倒相信号 /CLK被提供给在本实施方式1中的比较器100、或本实施方式2中 的比较器400、或本实施方式3中的比较器500、或本实施方式5中 的比较器700、或本实施方式6中的比较器800、或本实施方式7中 的比较器900中使用的复位晶体管的栅极端子，从而可使各个比较 器高精度地进行工作。
接着，使用图12进一步详细说明将由倒相时钟发生电路1100 输出的时钟信号CLK的倒相信号/CLK提供给在本实施方式1中的 比较器100中使用的复位晶体管的栅极端子时的工作。
图12示出了时钟信号CLK、比较器100的输出端子Q和QB、 第一差动放大器的正极输出Vol和负极输出Vobl、第二差动放大器 的正极输出Vo2和负极输出Vob2、由倒相时钟发生电路1100所输出的时钟信号CLK的倒相信号/CLK、比较器100的节点Va和Vb 的电压的时序图。
当时钟信号CLK为"Low"时，NMOS晶体管m2a、 m2b为OFF, PMOS晶体管m4a、 m4b为ON。由此，正反馈部不工作，输出端子 Q、 QB被上拉为"High"。此时，由于晶体管m2a、 m2b为OFF, 因此在该电路中不流过电流。而时钟信号的倒相信号/ C L K从时钟信 号CLK跃变为"Low"的瞬间开始具有预定延迟而变为"High", NMOS晶体管mra、 mrb为ON,节点Va、 Vb与复位电压输入端子 Vreset导通。即使Vol和Vo2或Vobl和Vob2都低于输入晶体管部 的阈值电压Vth,输入晶体管部的NMOS晶体管mll、 m12或晶体 管m21、 m22都为OFF，其作用也是有效的，因此节点Va、 Vb的 电压^皮复位为Vreset ( Reset状态)。
当时钟信号CLK为"High"时，NMOS晶体管m2a、 m2b为 ON, PMOS晶体管m4a、 m4b为OFF。由此，正反馈部可进行工作。 但是，在时钟信号CLK跃变为"High"的瞬间，时钟信号的倒相信 号/CLK仍然为"Low"。也就是说，虽然正反馈部可进行工作，但 还没有开始进行比较(备用状态)。输入晶体管部的NMOS晶体管 ml 1 、 m12、 m21 、 m22通过进行预定的加权运算来确定阈值电压Vtn, 将对第一差动放大器的正极输出电压Vol与负极输出电压Vobl的 差值电压、和第二差动放大器的正极输出电压Vo2与负极输出电压 Vob2的差值电压进行比较后的比较结果输出到正反馈部。预定的加 权运算的实现已经说明，因此省略。在时钟信号CLK跃变为"High" 后，在经过预定的延迟时间后，时钟信号的倒相信号/CLK变为 "Low" , NMOS晶体管mra、 mrb为OFF,节点Va、 Vb与复位电 压输入端子Vreset被断开。在此，输入晶体管部的晶体管mll、 m12、 m21、 m22的各个漏极电流根据其各个栅极端子电压而发生变化。由 此，产生与晶体管mll和m12的4册极端子电压对应的漏极电压 VDS1、和与晶体管m21和m22的栅极端子电压对应的漏极电压 VDS2,正反馈部将VDS1和VDS2的差值电压进行正反馈，放大至
电源电压VDD即"High"或基准接地电压VSS即"Low",并保持 其状态(Compare&Latch状态)。另夕卜，此时在比较器的输出端子Q、 QB发生跃变的期间，在该电路中流过电流，但当输出端子Q、 QB 完成3夭变而成为Latch状态时，在该电路中不流过电流。例如，当 VDS1〉VDS2时，通过将差值电压进行正反馈，比较器的输出端子Q 被放大至"High",输出端子QB被放大至"Low"。
其他的电路工作原理与本实施方式1的动态型比较器100相同。
以上是将由本实施方式9的倒相时钟发生电路U00输出的时钟 信号CLK的倒相信号/CLK提供给在本实施方式1中的比较器100 中使用的复位晶体管的栅极端子时的 一 系列工作。
如上所迷，具有如下功能通过由倒相时钟发生电路IIOO提供 利用时钟信号CLK产生的提供给复位晶体管的栅极端子的时钟信号 的倒相信号/CLK,该复位晶体管用于本实施方式1中的比较器100、 或本实施方式2中的比较器400、或本实施方式3中的比较器500、 或本实施方式5中的比较器700、或本实施方式6中的比较器800、 或本实施方式7中的比较器900，在复位状态下使用与相对于时钟信 号C L K具有预定延迟时间的时钟信号的倒相信号同步工作的开关， 而将节点Va和Vb复位为Vreset或接地电压VSS。时钟信号CLK 跃变为"High"的瞬间也具有节点Va和Vb被复位的状态即准备状 态，因而正反馈部也从节点Va、 Vb为复位电压的稳定状态跃变为 Compare&Latch状态，因此即使是时钟信号频率和模拟输入信号频 率变高的情况下也能够更稳定地降低比较精度的劣化。
本实施方式9的倒相时钟发生电路U00具有緩沖器1102,但仅 使用倒相器1101来构成，也能够得到相同的效果。
本实施方式9的倒相时钟发生电路1100提供倒相器1101的输 出来作为緩冲器1102的输入，但将时钟信号CLK提供给緩冲器 1102、将緩冲器1102的输出提供给倒相器1101,也能够获得相同的 效果。
具有本实施方式的倒相时钟发生电路1100的比较器也可以是上
述第1 第8实施方式所述的任意的比较器。另外，在使用多个比较
器来构成A/D转换器的情况下，也可以是具有在其多个比较器中的 至少一个附带本实施方式的倒相时钟发生电路1100的比较器的结构。
(实施方式10)
图13是表示本实施方式IO的并行型A/D转换器1300结构的 一例的图。
图13的并行型A/D转换器1300由参照电压发生电路1301、差 动放大器列1302、比较器列1304、编码电路1305构成。
上述参照电压发生电路1301利用少于2的N次幂个(N: A/D 转换器的位数)的m个电阻R广Rm对高压侧基准电压1301a和电压 侧基准电压1301b之间的电压进行分压，产生了参照电压VR广VRm + 1。 VR广VRmM被输入到差动放大器列1302。差动放大器列1302具 有m + 1个差动放大器，对从模拟输入信号电压输入端子AIN输 入的模拟输入信号电压和参照电压VR广VRmM的关系并行地进 行预定的放大，并提供给比较器列1304。比较器列1304所包含 的各个比较器被提供彼此相邻的2个差动放大器的正极输出、负 极输出。各个比较器可采用以上说明的比较器中的任一个，或者 采用在其中具有倒相时钟发生电路1100的结构的比较器。输入 晶体管以预定的尺寸比构成，与时钟信号CLK同步对相邻的2 个差动放大器的正极输出、负极输出进行内插，同时并行地进行 比较。编码电路1305对从比较器列1304输出的比较结果进行逻 辑处理(转换)，输出预定分辨率的数字信号DOUT。以上是本 实施方式10的并^f亍型A/D转换器1300结构的一例。
接着，参照图13说明本实施方式IO的并行型A/D转换器l300 的一系列工作。
参照电压发生电路1301具有串联连接的m个电阻R广Rm，在其 两端施加高压侧基准电压1301a和低压侧基准电压1301b。由此，高 压侧基准电压1301a和低压侧基准电压1301b之间的电压被分压， 产生参照电压VR广VRm+!。
构成差动放大器列1302的各个差动放大器A广A^,具有2个输 入端子，对一个输入端子提供模拟输入信号电压AIN，对另一个输 入端子提供由参照电压发生电路1301产生的VR广VRm+,。各个差动 放大器输出正极输出(Vol~Vom+1)和负极输出(Vobl~Vobm+1 )等 多个输出电压组。
构成比较器列13 04的各个比较器具有以上说明的比较器中的任 意一个的结构。其工作已经说明，因此在此省略。
编码电路1305利用构成比较器列1304的各个比较器对从输出 端子Q、 QB输出的比较结果进行逻辑处理(转换)，输出预定分辨 率的数字信号。
以上是本实施方式10的并行型A/D转换器1300的工作说明。 如上所述，本实施方式10的并行型A/D转换器1300通过构成 具有多个以上说明的比较器的比较器列，比较器的输入晶体管部所 包含的晶体管设为预定的尺寸比，从而不需要在现有技术中使用的 内插电阻器列，不仅能够削减工作电流和占有面积，还具有在比较 器为复位状态时使用与时钟信号的倒相信号同步工作的开关，将节 点Va和Vb复位为Vreset或接地电压VSS的功能，从而能够降低作 为现有技术中存在的问题、在时钟信号频率和模拟输入信号频率变 高时产生的比较器的比较精度的劣化，能够使A/D转换器的特性提 高。
在以上说明的动态型比较器中，示出了输入第一差动放大器的 正极输出电压与负极输出电压的组、和第二差动放大器的正极输出 电压与负极输出电压的组的比较器的数量为4个的情况，但本发明 不限定于此，比较器的数量可以是2的n次幂个(n为自然数)，能
够获得相同的效果。
另外，在以上说明的动态型比较器中，用于连接节点Va、 Vb 与预定复位电压Vreset的开关为NMOS晶体管，但采用具有同样功 能的开关、例如组合PMOS晶体管和NMOS晶体管的CMOS方式的
开关、或用于削减电荷注入(charge injection )的伪附带CMOS开关 也能够获得相同的效果。
并且，在以上说明的动态型比较器中，输入晶体管部10为NM O S 晶体管，但替换NMOS晶体管和PMOS晶体管，由PMOS晶体管构 成输入晶体管部IO也能获得相同的效果。
工业上的可利用性
如以上说明的那样，本发明即使是在时钟信号的频率和模拟输 入信号的频率变高的情况下，也能够将比较器的比较精度保持得较 高，因此，作为动态型比较器是有用的，而且，能够扩大模拟输入 信号的频带，因此，可适用于数字读出通道的模拟前端用A/D转换 器、或用于进行需要较宽的模拟输入信号频带的直接转换(direct conversion )的系统等的用途。
权利要求
1.一种比较器，接收多个差动电压对，并与时钟信号同步来对上述多个差动电压对的各个差值电压进行比较工作，该比较器的特征在于，包括输入晶体管部，被输入上述多个差动电压对，且对该多个差动电压对进行预定的加权运算来进行电压-电流转换工作，从而对进行该加权后的多个差动电压对的各个差值电压进行差动比较工作，并输出作为该差动比较结果的差动电流对；正反馈部，接收来自上述输入晶体管部的差动比较结果，与上述时钟信号同步，当该时钟信号位于预定电平时将上述接收到的差动比较结果放大至预定电压电平，并将其作为比较器的比较结果而输出；以及复位部，当上述时钟信号不位于上述预定电平时，将连接着上述输入晶体管部和上述正反馈部的两个连接部均复位为预定复位电压。
2. 根据权利要求1所述的比较器，其特征在于 上述复位部进行复位的预定复位电压为接地电压。
3. 根据权利要求1所述的比较器，其特征在于上述复位部包括产生上述预定复位电压的复位电压发生器，上述复位电压发生器包括复制电路，该复制电路具有与由上 述输入晶体管部和上述正反馈部构成的电路相同的电路中的至少差动对的一方的电^各部分，上述复位电压发生器输出上述复制电路的上述输入晶体管部和 上述正反馈部的连接部的电压来作为上述预定复位电压。
4. 一种比较器，接收多个差动电压对，并与时钟信号同步来对 上述多个差动电压对的各个差值电压进行比较工作，该比较器的特征在于，包括输入晶体管部，被输入上述多个差动电压对，且对该多个差动电压对进行预定的加权运算来进行电压-电流转换工作，从而对进 行该加权后的多个差动电压对的各个差值电压进行差动比较工作，并输出作为该差动比较结果的差动电流对；正反馈部，接收来自上述输入晶体管部的差动比较结果，与上 述时钟信号同步，当该时钟信号位于预定电平时将上述接收到的差 动比较结果放大至预定电压电平，并将其作为比较器的比较结果而车lr出；以及复位部，当上述时钟信号不位于上述预定电平时，使连接着上 述输入晶体管部和上述正反馈部的两个连接部彼此短路来进行复位。
5. —种比较器，接收多个差动电压对，并与时钟信号同步来对 上述多个差动电压对的各个差值电压进行比较工作，该比较器的特征在于，包括输入晶体管部，被输入上述多个差动电压对，且对该多个差动 电压对进行预定的加权运算来进行电压-电流转换工作，从而对进 行该加外又后的多个差动电压对的各个差值电压进行差动比较工作， 并输出作为该差动比较结果的差动电流对；正反馈部，具有一对反馈晶体管，接收来自上述输入晶体管部 的差动比较结果，与上述时钟信号同步，当该时钟信号位于预定电 平时，将上述接收到的差动比较结果放大至预定电压电平，并将其 作为比较器的比较结果而输出；一对开关晶体管，与上述正反馈部的一对反馈晶体管分别串联 连接，根据上述时钟信号进行开关工作来许可或禁止上述正反馈部 的工作；以及复位部，当上述时钟信号不位于上述预定电平时，将连接着上 述正反馈部的 一 对反馈晶体管和上述 一 对开关晶体管的两个连接部 均复位为预定复位电压。
6. 根据权利要求5所述的比较器，其特征在于 上述复位部进行复位的预定复位电压为接地电压。
7. 根据权利要求5所述的比较器，其特征在于上述复位部包括产生上述预定复位电压的复位电压发生器， 上述复位电压发生器包括复制电路，该复制电路具有与由上 述输入晶体管部、上述正反馈部以及上述 一 对开关晶体管构成的电相同的电中的至少差动对的 一 方的电部分，上述复位电压发生器输出连接着上述复制电路的上述正反馈部 的反馈晶体管和上述开关晶体管的连接部的电压来作为上述预定复 位电压。
8. —种比较器，接收多个差动电压对，并与时钟信号同步来对 上述多个差动电压对的各个差值电压进行比较工作，该比较器的特征在于，包括输入晶体管部，被输入上述多个差动电压对，且对该多个差动 电压对进行预定的加权运算来进行电压-电流转换工作，从而对进 行该加权后的多个差动电压对的各个差值电压进行差动比较工作， 并输出作为该差动比较结果的差动电流对；正反馈部，具有一对反馈晶体管，接收来自上述输入晶体管部 的差动比较结果，与上述时钟信号同步，当该时钟信号位于预定电 平时，将上述接收到的差动比较结果放大至预定电压电平，并将其 作为比较器的比较结果而输出；一对开关晶体管，与上述正反馈部的一对反馈晶体管分别串联 连接，根据上述时钟信号进行开关工作来许可或禁止上述正反馈部 的工作；以及复位部，当上述时钟信号不位于上述预定电平时，使连接着上 述正反馈部的 一 对反馈晶体管和上述 一 对开关晶体管的两个连接部 彼此短路来进行复位。
9. 根据权利要求1 ~8中任意一项所述的比较器，其特征在于 向上述复位部提供对上述正反馈部提供的时钟信号的倒相信号，上述比较器还包括使提供给上述复位部的时钟信号的倒相信号延迟设定时间的延迟电路。
10. —种A/D转换器，其特征在于使用上述权利要求1 ~ 9中任意一项所述的比较器来进行A/D转换。
全文摘要
一种比较器(100)，在并行型A/D转换器中使用，该比较器(100)具有复位晶体管(mra、mrb)。当比较器(100)为复位状态时，向上述PMOS复位晶体管(mra、mrb)提供时钟信号的倒相信号(/CLK)，利用上述复位晶体管(mra、mrb)将成为差动对的两个内部节点(Va、Vb)的电压均强制复位为预定复位电压。上述时钟信号的倒相信号(/CLK)具有预定延迟时间而生成。由此，在比较器(100)为复位状态时，使内部节点(Va、Vb)的复位解除定时比比较器进行比较工作的定时迟。因此，即使时钟信号的频率和模拟输入信号的频率变高，在比较器为复位状态时也能较好均衡形成差动对的内部节点的电压，电压比较精度提高。
文档编号H03M1/36GK101346880SQ200680048548
公开日2009年1月14日 申请日期2006年4月18日 优先权日2005年12月20日
发明者中顺一, 须志原公治 申请人:松下电器产业株式会社