推挽功率放大器、射频前端电路和无线装置的制作方法

本发明涉及射频通信技术领域，尤其涉及一种推挽功率放大器、射频前端电路和无线装置。

背景技术：

射频前端介于天线和射频收发之间，是电子终端通信的核心组成器件。射频前端包括滤波器、lna(lownoiseamplifier的简称，低噪声放大器)、pa(poweramplifier的简称，功率放大器)、开关和天线调谐等。功率放大器是射频前端的核心有源器件，通过功率放大器可以使电子终端获取较高的射频输出功率。第五代移动通信技术(5g)的关键性能目标是传输速率相比4g大幅提升，5g新技术需要采用频率更高、带宽更大、qam调制更高阶的射频前端，使其对射频前端的功率放大器的设计提出更严苛的要求。推挽功率放大器是利用两只特性相同的晶体管，使它们都工作在乙类状态，其中一只晶体管在正半周工作，另一只在负半周工作，将两只管的输出波形在负载上组合到一起，得到一个完整的输出波形的放大器，应用在射频前端中可满足频率更高、带宽更大和qam调制更高阶的需求。现有推挽功率放大器架构中，需使用两个巴伦器件，而巴伦器件在整个推挽功率放大器架构中占据较大的面积，严重影响推挽功率放大器的集成度。

技术实现要素：

本发明实施例提供一种推挽功率放大器、射频前端电路和无线装置，以解决推挽功率放大器集成度较低的问题。

本发明提供一种推挽功率放大器，包括基板；设置在所述基板上的前级cmos芯片和后级芯片，所述前级cmos芯片上集成有差分电路，用于对接收到的输入射频信号进行差分转换处理，形成第一射频信号和第二射频信号；所述后级芯片上集成有放大电路；所述放大电路与所述差分电路相连，用于对所述第一射频信号和所述第二射频信号进行放大处理，形成第一放大信号和第二放大信号；输出巴伦与所述放大电路相连，用于对所述第一放大信号和所述第二放大信号进行处理，形成输出射频信号。

优选地，所述输出巴伦集成在所述后级芯片上，或者，所述输出巴伦设置在所述基板上。

优选地，所述前级cmos芯片和所述后级芯片采用并列排布或者堆叠芯片方式设置在所述基板上，所述前级cmos芯片和所述后级芯片均与所述基板电连接，所述前级cmos芯片与所述后级芯片电连接。

优选地，所述放大电路为一级功率放大电路，所述一级功率放大电路为单个功率放大单元形成的电路，所述功率放大单元包括并列设置的第一放大支路和第二放大支路。

优选地，所述放大电路为多级功率放大电路，所述多级功率放大电路为至少两个所述功率放大单元串联形成的电路，所述功率放大单元包括并列设置的第一放大支路和第二放大支路。

优选地，相邻两个所述功率放大单元之间设有级间匹配电路。

优选地，所述前级cmos芯片还集成有与差分电路的输入端相连的用于进行阻抗匹配的第一匹配网络；所述后级芯片还集成有与所述放大电路的输入端相连的用于进行阻抗匹配的第二匹配网络。

优选地，所述差分电路包括差分隔直电容、第一晶体管、第二晶体管、第一电阻、第二电阻和共模抑制元件；所述第一晶体管的第一端通过所述差分隔直电容与输入端相连，所述第一晶体管的第二端与所述第一电阻和第一输出端之间的连接节点相连，所述第一晶体管的第三端与所述第二晶体管的第三端和所述共模抑制元件之间的连接节点相连；所述第二晶体管的第一端与基准电压源相连，所述第二晶体管的第二端与所述第二电阻和第二输出端之间的连接节点相连，所述第二晶体管的第三端和所述第一晶体管的第三端之间的连接节点与所述共模抑制元件相连；所述第一电阻和所述第二电阻之间的连接节点与供电端相连。

本发明提供一种射频前端电路，包括上述推挽功率放大器。

本发明提供一种无线装置，包括上述推挽功率放大器。

上述推挽功率放大器、射频前端电路和无线装置中，采用差分电路实现对输入射频信号进行多端转换，获取第一射频信号和第二射频信号，相比于传统采用输入巴伦进行多端转换方式，可减少推挽功率放大器中的巴伦器件的数量，有助于减少推挽功率放大器的面积，提高集成度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中推挽功率放大器的一电路示意图；

图2是本发明一实施例中推挽功率放大器的另一电路示意图；

图3是本发明一实施例中推挽功率放大器的另一电路示意图；

图4是本发明一实施例中推挽功率放大器的另一电路示意图；

图5是本发明一实施例中推挽功率放大器的另一电路示意图；

图6是本发明一实施例中差分电路的一电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“与…相连”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种推挽功率放大器，该推挽功率放大器设置在射频前端的信号传输路径上，用于对接收到的射频信号进行放大处理。如图1所示，推挽功率放大器包括基板；设置在基板上的前级cmos芯片1和后级芯片2，前级cmos芯片1上集成有差分电路11，用于对接收到的输入射频信号进行差分转换处理，形成第一射频信号和第二射频信号；后级芯片2上集成有放大电路21；放大电路21与差分电路11相连，用于对第一射频信号和第二射频信号进行放大处理，形成第一放大信号和第二放大信号；输出巴伦22，与放大电路21相连，用于对第一放大信号和第二放大信号进行处理，形成输出射频信号。

其中，前级cmos芯片是设置在前置级所采用的cmos芯片，可实现信号放大和处理。后级芯片是指放大级所采用的芯片，主要用于实现功率放大。

作为一示例，后级芯片可以采用但不限于hbt芯片或者gan芯片。优选地，后级芯片采用hbt芯片，并且在放大电路21中采用hbt器件对第一射频信号和第二射频信号进行放大处理，形成第一放大信号和第二放大信号。其中，hbt芯片可以包含gaashbt芯片和sigehbt芯片等。

示例性地，如图1所示，推挽功率放大器包括基板和设置在基板上的前级cmos芯片1和后级芯片2，本示例中，前级cmos芯片1和后级芯片2通过基板进行电连接。前级cmos芯片1与推挽功率放大器的信号输入端rf-in相连，用于接收信号输入端rf-in的输入射频信号，该输入射频信号为单端射频信号。前级cmos芯片1上集成有差分电路11，可接收信号输入端rf-in的输入射频信号，并对输入射频信号进行差分转换处理，形成第一射频信号和第二射频信号，以实现将单端射频信号转换成多端射频信号。后级芯片2上集成有放大电路21，放大电路21与差分电路11相连，可以接收差分电路11输出的第一射频信号和第二射频信号，对第一射频信号和第二射频信号进行放大处理，形成第一放大信号和第二放大信号。其中，第一射频信号是指对第一射频信号进行放大处理后形成的射频信号，第二放大信号是指对第二射频信号进行放大处理后形成的射频信号。输出巴伦22的两个输入端与放大电路21相连，输出巴伦22的输出端与推挽功率放大器的信号输出端rf-out相连，可将放大电路21输出的第一射频信号和第二射频信号转换成输出射频信号，该输出射频信号为单端射频信号。

可选地，输出巴伦22集成在所述后级芯片上，如图1所示，或者输出巴伦22在所述基板上，如图2所示，可根据实际情况自主设置。

本实施例所提供的推挽功率放大器中，采用差分电路11实现对输入射频信号进行多端转换，获取第一射频信号和第二射频信号，相比于传统采用输入巴伦进行多端转换方式，可减少推挽功率放大器中的巴伦器件的数量，有助于减少推挽功率放大器的面积，提高集成度。

示例性地，前级cmos芯片1为推挽功率放大器的前置级所采用的芯片，前级cmos芯片中的核心电路为差分电路11，前级cmos芯片1用于实现将信号输入端rf-in接收到的输入射频信号从单端射频信号转化为多端射频信号，可选地，该差分电路11也可以对输入射频信号进行初步放大，形成第一射频信号和第二射频信号。后级芯片2为推挽功率放大器的放大级所采用的芯片，后级芯片2中的核心电路为放大电路21。可选地，放大电路21和输出巴伦22均集成在后级芯片2上，后级芯片2用于实现对第一射频信号和第二射频信号进行放大，再将放大后的第一放大信号和第二放大信号从多端射频信号转换为单端射频信号，即转化为输出射频信号，再将输出射频信号通过信号输出端rf-out输出。前级cmos芯片与后级芯片电连接。

在一实施例中，前级cmos芯片和后级芯片采用并列排布或者堆叠芯片方式设置在基板上，前级cmos芯片和后级芯片均与基板电连接，前级cmos芯片与后级芯片电连接。

本实施例中，前级cmos芯片和后级芯片设置在基板的上方，前级cmos芯片和后级芯片均与基板电连接，且前级cmos芯片与后级芯片电连接，可理解地，前级cmos芯片、后级芯片和基板之间可采用绑定线实现电连接。

作为一示例，前级cmos芯片和后级芯片可以以并列排布方式设置在基板上，前级cmos芯片和后级芯片之间通过绑定线实现电连接，各个芯片可以通过背孔形成接地。前级cmos芯片和后级芯片可以通过铜线或绑定线的方式实现电连接，前级cmos芯片和后级芯片可以通过铜柱或绑定线的方式实现与基板电连接。此处的绑定线是用于绑定前级cmos芯片、后级芯片和基板的导线。

作为另一示例，前级cmos芯片和后级芯片还可以以堆叠芯片方式设置在基板上。例如，前级cmos芯片正面朝上设置于基板上，且与基板电连接；后级芯片正面朝上置于前级cmos芯片上方，且与前级cmos芯片电连接。前级cmos芯片和后级芯片之间也是通过采用铜线或绑定线的方式实现电连接。

在一实施例中，放大电路21为一级功率放大电路，一级功率放大电路为单个功率放大单元211形成的电路，功率放大单元211包括并列设置的第一放大支路2111和第二放大支路2112。

如图2所示，放大电路21为一级功率放大电路，一级功率放大电路是用于实现对第一射频信号和第二射频信号进行一级放大处理的电路。本示例中，一级功率放大电路为单个功率放大单元211形成的电路，功率放大单元211包括并列设置的第一放大支路2111和第二放大支路2112，采用第一放大支路2111和第二放大支路2112分别对第一射频信号和第二射频信号进行放大处理，分别输出第一放大信号和第二放大信号，以实现信号放大处理。

在一实施例中，放大电路21为多级功率放大电路，多级功率放大电路为至少两个功率放大单元211串联形成的电路，功率放大单元211包括并列设置的第一放大支路2111和第二放大支路2112。

如图3所示，放大电路21为多级功率放大电路，多级功率放大电路是用于实现对第一射频信号和第二射频信号进行多级放大处理的电路。本示例中，多级功率放大电路为至少两个功率放大单元211串联形成的电路，每一功率放大单元211包括并列设置的第一放大支路2111和第二放大支路2112，采用第一放大支路2111和第二放大支路2112分别对第一射频信号和第二射频信号进行放大处理，分别输出第一放大信号和第二放大信号，利用串联设置的至少两个功率放大单元211可实现信号进行多次放大处理，可有效保证放大效果。

在一实施例中，如图4所示，相邻两个功率放大单元211之间设有级间匹配电路212。

作为一示例，在放大电路21为多级功率放大电路时，由于多级功率放大电路为至少两个功率放大单元211串联形成的电路，为了保障相邻两个功率放大单元211之间的带宽匹配，需在相邻两个功率放大单元211之间设有级间匹配电路212，级间匹配电路212被配置为为相邻两个功率放大单元211之间提供匹配。

在一实施例中，如图5所示，前级cmos芯片还集成有与差分电路11的输入端相连的用于进行阻抗匹配的第一匹配网络12；后级芯片还集成有还包括与放大电路21的输入端相连的用于进行阻抗匹配的第二匹配网络23。

作为一示例，由于差分电路11需对接收到的输入射频信号进行差分转换处理，在差分转换处理过程中，差分电路11必须有效接收上级传输的功率才可以实现有效差分转换处理，因此，需在差分电路11的输入端之前设置第一匹配网络12进行阻抗匹配，保证传输至差分电路11的功率最大，抑制工作频率以外的频率，从而保障差分电路11的正常工作。

作为一示例，由于放大电路21需对接收到的第一射频信号和第二射频信号进行放大处理，在放大处理过程中，放大电路21必须有效接收差分电路11传输的功率才可以实现有效放大，因此，需在放大电路21的输入端之前设置第二匹配网络23进行阻抗匹配，保证传输至放大电路21的功率最大，抑制工作频率以外的频率，从而保障放大电路21的正常工作。

作为一示例，第一匹配网络12和第二匹配网络23可以为l形匹配网络，是采用2个电抗性元件(如电容、电感或电阻)呈l形配置形成的匹配网络，具有结构简单的优点。

作为一示例，第一匹配网络12和第二匹配网络23可以采用t形匹配网络，是采用3个电抗性元件(如电容、电感或电阻)呈t形配置形成的匹配网络，可调整匹配网络的带宽，增加设计的灵活性。

作为一示例，第一匹配网络12和第二匹配网络23可以采用π形匹配网络，是采用3个电抗性元件(如电容、电感或电阻)呈π形配置形成的匹配网络，可调整匹配网络的带宽，增加设计的灵活性。

在一实施例中，如图6所示，差分电路11包括差分隔直电容c11、第一晶体管q11、第二晶体管q12、第一电阻r11、第二电阻r12和共模抑制元件m11；第一晶体管q11的第一端通过差分隔直电容c11与输入端相连，第一晶体管q11的第二端与第一电阻r11和第一输出端vout1之间的连接节点相连，第一晶体管q11的第三端与第二晶体管q12的第三端和共模抑制元件m11之间的连接节点相连；第二晶体管q12的第一端与基准电压源vref相连，第二晶体管q12的第二端与第二电阻r12和第二输出端vout2之间的连接节点相连，第二晶体管q12的第三端与第一晶体管q11的第三端和共模抑制元件m11之间的连接节点相连；第一电阻r11和第二电阻r12与供电端vcc1相连。

作为一示例，第一晶体管q11和第二晶体管q12可以为三极管，则第一晶体管q11和第二晶体管q12的第一端为三极管的基极，第二端为三极管的集电极，第三端为三极管的发射极。

作为一示例，第一晶体管q11和第二晶体管q12可以为mos管，则第一晶体管q11和第二晶体管q12的第一端为mos管的栅极，第二端为mos管的漏极，第三端为mos管的源极。

本示例中，信号输入端rf-in的输入射频信号通过差分隔直电容c11进入第一晶体管q11的第一端，采用第一晶体管q11的第三端与第二晶体管q12的第三端相连的方式，可将第一晶体管q11的第三端电流发送到第二晶体管q12的第三端，第一晶体管q11的第二端和第二晶体管q12的第二端分别与差分电路11的第一输出端vout1和第二输出端vout2相连，以通过第一输出端vout1输出第一射频信号，通过第二输出端vout2输出第二射频信号，以达到利用差分电路11实现单端射频信号转换为多端射频信号的目的。可理解地，第一晶体管q11的第三端与第二晶体管q12的第三端均与共模抑制元件m11相连，以提高差分电路11的共模抑制比。

本示例中，共模抑制元件m11为长尾电阻或者电流源。例如，第一晶体管q11的第三端与第二晶体管q12的第三端可与一长尾电阻相连，利用长尾电阻引入一个共模负反馈，降低了共模电压放大倍数，减小每个管子输出端的零漂，提高共模抑制比。又例如，第一晶体管q11的第三端与第二晶体管q12的第三端可与一电流源相连，可以提高第三端阻抗，大大的提高差分电路11的共模抑制比；而且，电流源还可给差分电路11提供稳定的静态电流，使静态电流不随供电电压波动影响，确保后级的电路工作点稳定。

本发明实施例提供一种射频前端电路，包括上述推挽功率放大器。上述推挽功率放大器中，采用差分电路11实现对输入射频信号进行多端转换，获取第一射频信号和第二射频信号，相比于传统采用输入巴伦进行多端转换方式，可减少推挽功率放大器中的巴伦器件的数量，有助于减少推挽功率放大器的面积，提高集成度。

本发明提供一种无线装置，包括上述推挽功率放大器。上述推挽功率放大器中，采用差分电路11实现对输入射频信号进行多端转换，获取第一射频信号和第二射频信号，相比于传统采用输入巴伦进行多端转换方式，可减少推挽功率放大器中的巴伦器件的数量，有助于减少推挽功率放大器的面积，提高集成度。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。