一种大功率IGBT驱动控制电路及方法与流程

一种大功率igbt驱动控制电路及方法
技术领域
[0001]
本发明涉及半导体技术领域，尤其涉及一种大功率igbt驱动控制电路及方法。


背景技术：

[0002]
现有专利(如专利号为cn202020318822.5、cn202020365413.0等专利)对igbt驱动应用电路及各种保护等做了阐述，但这些技术均只能针对中小功率igbt及智能功率模块进行驱动，对诸如德国infineon公司超大电压超大电流6500v/750a的igbt(型号fz750r65ke3t)(cies可以达到205nf，栅电荷量qg达到31uc)无法进行正常驱动。
[0003]
术语解释：
[0004]
igbt：insulated gate bipolar transistor，绝缘栅双极型晶体管，是由bjt(双极型三极管)和mos(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器，兼有mosfet的高输入阻抗和gtr的低导通压降两方面的优点。


技术实现要素：

[0005]
为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种大功率igbt驱动控制电路及方法。
[0006]
本发明所采用的技术方案是：
[0007]
一种大功率igbt驱动控制电路，包括：
[0008]
pwm输入模块，用于接收pwm输入信号和使能信号，以及向驱动放大模块输出嵌位电压；
[0009]
功率输出模块，包括p沟道场效应管和n沟道场效应管；
[0010]
驱动放大模块，包括pmos驱动电路和nmos驱动电路，用于控制所述p沟道场效应管和所述n沟道场效应管有序地切换工作状态；
[0011]
其中，当所述pwm输入模块接收到高电平时，先关闭所述n沟道场效应管，后开启所述述p沟道场效应管；当所述pwm输入模块接收到低电平时，先关断所述p沟道场效应管，后开启所述述n沟道场效应管。
[0012]
进一步，所述pwm输入模块包括第一电阻、第二电阻、第六电阻、第七电阻、第一达林顿反相放大器、第二达林顿反相放大器、第三达林顿反相放大器、第四达林顿反相放大器；
[0013]
所述第一电阻的一端与pwm信号输入端连接，所述第一电阻的另一端分别与第一达林顿反相放大器的输入端和第七电阻的一端连接，所述第一达林顿反相放大器的输出端与第六电阻的一端连接，所述第六电阻的另一端与第二达林顿反相放大器的输入端连接，所述第二达林顿反相放大器的输出端与所述第四达林顿反相放大器的输入端连接，所述第四达林顿反相放大器的输出端与第二电阻的一端连接，所述第二电阻的另一端与所述nmos驱动电路连接；
[0014]
所述第七电阻的另一端与第三达林顿反相放大器的输入端连接，所述第三达林顿
反相放大器的输出端与所述pmos驱动电路连接。
[0015]
进一步，所述pwm输入模块还包括第一二极管和第二二极管；
[0016]
所述第一二极管与所述第六电阻并联，所述第二二极管与所述第七电阻并联。
[0017]
进一步，所述pmos驱动电路包括第一双极型晶体管、第二双极型晶体管、第一稳压二极管和第六电容；
[0018]
所述第一双极型晶体管的基极与所述第二双极型晶体管的基极均与第三达林顿反相放大器的输出端连接，所述第一双极型晶体管的集电极连接至第一电压，所述第一双极型晶体管的发射极与所述第二双极型晶体管的发射极连接，所述第二双极型晶体管的集电极接地，所述第一双极型晶体管的发射极与所述第一稳压二极管的正极连接，所述第一稳压二极管的负极与所述p沟道场效应管的栅极连接，所述第六电容与所述第一稳压二极管并联。
[0019]
进一步，所述nmos驱动电路包括第三双极型晶体管、第四双极型晶体管、第二稳压二极管、第三稳压二极管、第三二极管和第七电容；
[0020]
所述第三双极型晶体管的基极和所述第四双极型晶体管的基极均与第二电阻的另一端连接，所述第三双极型晶体管的集电极连接至第一电压，所述第三双极型晶体管的发射极与所述第四双极型晶体管的发射极连接，所述第四双极型晶体管的集电极接地，所述第三双极型晶体管的发射极与所述第二稳压二极管的负极连接，所述第二稳压二极管的正极分别与所述n沟道场效应管的栅极和所述第三稳压二极管的负极连接，所述第三稳压二极管的正极与所述第三二极管的正极连接，所述第三二极管的负极连接至第二电压，所述第七电容与所述第二稳压二极管并联。
[0021]
进一步，所述p沟道场效应管的漏极连接至第一电压，所述p沟道场效应管的源极与所述n沟道场效应管的漏极连接，所述n沟道场效应管的源极连接至第二电压。
[0022]
本发明所采用的另一技术方案是：
[0023]
一种控制方法，应用于如上所述的一种大功率igbt驱动控制电路，包括以下步骤：
[0024]
获取pwm输入信号，根据所述pwm输入信号获取嵌位电压；
[0025]
驱动放大模块根据所述嵌位电压控制p沟道场效应管和n沟道场效应管有序地切换工作状态；
[0026]
其中，当所述pwm输入模块接收到高电平时，先关闭所述n沟道场效应管，后开启所述述p沟道场效应管；当所述pwm输入模块接收到低电平时，先关断所述p沟道场效应管，后开启所述述n沟道场效应管。
[0027]
本发明的有益效果是：本发明通过时序控制方案控制p沟道场效应管和n沟道场效应管两个功率管，即充分利用了场效应管mosfet漏极输出放大器强驱动输出电流能力，同时又解决了mos管漏极输出互补放大器产生电流直通现象的问题。
附图说明
[0028]
为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
[0029]
图1是本发明实施例中一种大功率igbt驱动控制电路的电子电路图；
[0030]
图2是本发明实施例中一种大功率igbt驱动控制电路的仿真电路图；
[0031]
图3是本发明实施例中一种大功率igbt驱动控制电路的仿真结果图。
具体实施方式
[0032]
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
[0033]
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0034]
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
[0035]
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
[0036]
如图1所示，本提供一种大功率igbt驱动控制电路，包括：
[0037]
pwm输入模块，用于接收pwm输入信号和使能信号，以及向驱动放大模块输出嵌位电压；
[0038]
功率输出模块，包括p沟道场效应管tp和n沟道场效应管tn；
[0039]
驱动放大模块，包括pmos驱动电路和nmos驱动电路，用于控制p沟道场效应管tp和n沟道场效应管tn有序地切换工作状态；
[0040]
其中，当pwm输入模块接收到高电平时，先关闭n沟道场效应管tn，后开启述p沟道场效应管tp；当pwm输入模块接收到低电平时，先关断p沟道场效应管tp，后开启述n沟道场效应管tn。
[0041]
参见图1，进一步作为可选的实施方式，pwm输入模块包括第一电阻r1、第二电阻r2、第六电阻r6、第七电阻r7、第一达林顿反相放大器ic1_1、第二达林顿反相放大器ic1_2、第三达林顿反相放大器ic1_3、第四达林顿反相放大器ic1_4；
[0042]
第一电阻r1的一端与pwm信号输入端连接，第一电阻r1的另一端分别与第一达林顿反相放大器ic1_1的输入端和第七电阻r7的一端连接，第一达林顿反相放大器ic1_1的输出端与第六电阻r6的一端连接，第六电阻r6的另一端与第二达林顿反相放大器ic1_2的输入端连接，第二达林顿反相放大器ic1_2的输出端与第四达林顿反相放大器ic1_4的输入端连接，第四达林顿反相放大器ic1_4的输出端与第二电阻r2的一端连接，第二电阻r2的另一端与nmos驱动电路连接；
[0043]
第七电阻r7的另一端与第三达林顿反相放大器ic1_3的输入端连接，第三达林顿反相放大器ic1_3的输出端与pmos驱动电路连接。
[0044]
其中，达林顿反相放大器的型号为uln2003，工作逻辑简单，就是输出输入是相反的关系，如输入是高电平，输出为低电平；若输入是低电平，则输出是高电平。
[0045]
参见图1，进一步作为可选的实施方式，pwm输入模块还包括第一二极管d1和第二二极管d2；
[0046]
第一二极管d1与第六电阻r6并联，第二二极管d2与第七电阻r7并联。
[0047]
进一步作为可选的实施方式，pmos驱动电路包括第一双极型晶体管t1、第二双极型晶体管t2、第一稳压二极管d4和第六电容c6；
[0048]
第一双极型晶体管t1的基极与第二双极型晶体管t2的基极均与第三达林顿反相放大器ic1_3的输出端连接，第一双极型晶体管t1的集电极连接至第一电压，第一双极型晶体管t1的发射极与第二双极型晶体管t2的发射极连接，第二双极型晶体管t2的集电极接地，第一双极型晶体管t1的发射极与第一稳压二极管d4的正极连接，第一稳压二极管d4的负极与p沟道场效应管tp的栅极连接，第六电容c6与第一稳压二极管d4并联。
[0049]
参见图1，进一步作为可选的实施方式，nmos驱动电路包括第三双极型晶体管t3、第四双极型晶体管t4、第二稳压二极管d3、第三稳压二极管d6、第三二极管d5和第七电容c7；
[0050]
第三双极型晶体管t3的基极和第四双极型晶体管t4的基极均与第二电阻r2的另一端连接，第三双极型晶体管t3的集电极连接至第一电压，第三双极型晶体管t3的发射极与第四双极型晶体管t4的发射极连接，第四双极型晶体管t4的集电极接地，第三双极型晶体管t3的发射极与第二稳压二极管d3的负极连接，第二稳压二极管d3的正极分别与n沟道场效应管tn的栅极和第三稳压二极管d6的负极连接，第三稳压二极管d6的正极与第三二极管d5的正极连接，第三二极管d5的负极连接至第二电压，第七电容c7与第二稳压二极管d3并联。
[0051]
参见图1，进一步作为可选的实施方式，p沟道场效应管tp的漏极连接至第一电压，p沟道场效应管tp的源极与n沟道场效应管tn的漏极连接，n沟道场效应管tn的源极连接至第二电压。
[0052]
以下对上述电路进行详细的解释说明。
[0053]
本实施例的高性能超大功率igbt驱动应用电路，包括pwm输入部分、驱动放大部分及功率驱动输出三大部分。
[0054]
(1)输入部分
[0055]
输入部分包含电阻r25、r6、r7、二极管d1、d2及达林顿反相放大器ic1_1、ic1_2、ic1_3、ic1_4，此部分为接受pwm信号输入，en为使能端，en为在高电平的时候接受pwm信号输送。r6及r7输入信号串入电阻，与ic1_1～ic1_4逻辑cmos反相器进行输入搭配，d1及d2为加速放电二极管，能够提高驱动器的关断响应速度。
[0056]
(2)中间驱动放大部分
[0057]
此部分为核心部分，采用n沟和p沟mosfet互补组合的功率放大器，为避免mos管漏极输出互补放大器产生电流直通现象，采用关断和开通的时序控制方案，即pwm信号输入高电平时，先关断下管(n沟道场效应晶体管)再开通上管(p沟道场效应晶体管)；在pwm信号输
入低电平时，先关断上管再开通下管。
[0058]
在输入pwm信号转变成高电平时，通过反相器ic1_1、ic1_2和ic1_4，在ic1_4的输出端p点获得一个低电平(比如0)。而a点电位此时会被电阻r23继续拉低至负电平，此电位设置为va，同时对比b点电位在pwm输入信号为低电平时即经过前一个时刻c7原来已经充电到高电平，而在输入pwm信号为高电平时由于信号经过反相故此时刻对应c7是放电的，故b点电位一直降低，一直降低到b点电位低于c点电位，此时稳压管d3由原来反向击穿状态切换到工作在正向导通状态，从而b点电位被vee(负电压，可选择-9v)拉至负电平，即在驱动输入pwm信号为高电平时，b点电位必然低于a点电位，即va＞vb，故此时三极管t3导通，t4截止，同时b点电位被vee、二极管d5及稳压管d4拉至一定负电平，但会被d4、d5电位拉高(即电位肯定比vee高)，此时c点电位比b点电位高个d3的管压降，此时下管tn由于vgs＞0而开通，因此在上管tp开通时会先把下管tn关断。
[0059]
当驱动输入pwm信号为高电平时，此时f点输出为低电平0，而a点电位此时会被电阻r23继续拉低至负电平，同时对比h点电位我们知道在pwm输入信号为低电平时即经过前一个时刻c6原来已经充电到高电平，因此在输入pwm信号切换至高电平瞬间h点电位仍然比f点电位高，因此此时三极管t1截止，t2导通，同时h点会被t2拉高至一定电位(但仍然处于低电平状态)，此时c6会继续放电至稳压管d4阳极电位比阴极电位低(即h点电位＜i点电位)，此时稳压管d4工作在反向击穿状态，i点电位会在h点电位基础上抬高一个d4稳压值的电位，适当选取稳压管d4的稳压值仍然可以让tp管vgs＜0(即tp管栅极电位vi＜vo)，此时对应上管tp-mosfet开通。
[0060]
因此，pwm信号经r7、ic1_3达林顿反相放大器匹配后在f点进行驱动放大，此时三极管t1关断t2导通，t2将h电压拉至低电平，此时再通过稳压管d4将i点电压适当提升，此时由于下管tn关断，上管tp尚未开通，因此此时vo输出为高电平，满足上管tp开通条件，此时即正常驱动上管tp至输出vcc正电平，从而tp导通输出被拉至vcc电平，从而驱动igbt输出。当驱动输入pwm信号为高电平时，输出i点电位(即tp管栅极电位)由于在前一个低电平时刻下管tn-mosfet是导通的，导致tp管在前一个时刻被负电平vee、tn-mosfet管下拉至负电平，在转入输入pwm信号为高电平时由于下管tn被关断，而上管tp尚未开通，因此对上管tp管而言现在是浮空状态，而悬浮电平此时由于下拉通路被阻断，因此此时tp管源极电位g点电位只能通过vcc上拉充电至vcc，而驱动输入pwm信号为高电平时，输出i点电位(即tp管栅极电位)仅在0电位基础上被t2及稳压管d4抬升至一定正电平(但肯定小于正电源vcc电位)，因此此时tp管栅极电位i低于源极电位g，因此此时tp管开通，输出vo被拉至正电源vcc，因此可以看出在上管开通时是有时序控制的，必须先把下管tn管关断，阻断下管的通路，防止tp管源极电位在输入信号为高时被拉低，此时上管tp-源极电位g点才能被拉至低电平，从而在输入信号为高电平时通过对三极管t1、t2、c2及稳压管d4的控制使其上管tp开通，同理对开通下管tn原理跟开通tp原理是一样的，需要先关断上管tp，切断上管tp通路，使tn源极只能被下拉，从而使其tn源极电位被下拉至vee，通过对三极管t4、t5、稳压管d3、电容c7等的控制使其tn源极电位小于下管tn-栅极c电位，从而开通下管tn，
[0061]
其中，电阻r8为上管正电源上拉电阻，r10为下管tn负电源下拉电阻，c6为加速电容，起到上管tp充电快递调节开通速度的作用，起到加速充电的作用。
[0062]
同理，在关断输出低电平前，采用先关断上管再开通下管。如在输入pwm信号转变
成低电平时，先通过pwm信号在低电平时首先把ic1_3反相器变成高电平，此时三极管t1导通t2关断，t1工作在放大状态将h电压拉至高电平，为保证上管可靠关断，通过稳压管d4电把h点电压抬高至tp管不能导通，此时即在输出低电平时把上管pmosfet先关断了，此时再开通下管nmosfet，pwm信号经r25、r6及ic1_2和ic1_4达林顿反相放大器匹配后在a点进行驱动放大，此时三极管t3导通t4关断，t3将b电压拉至负电平，此时再通过稳压管d3将b点电压适当提升，满足下管tn开通条件，tn导通输出被拉至vee负电平，此时即正常关闭驱动输出，从而关闭输入pwm信号。电容c7为加速电容，起到下管tn放电调节关断速度的作用，起到改善驱动电路动态性能作用。
[0063]
(3)功率驱动输出部分
[0064]
此部分主要是由上管tp与下管tn组成的功率驱动输出电路。igbt驱动器中的功率放大器一般有npn和pnp对管组成的射极跟随器和mosfet场效应管漏极输出放大器，前者虽然电路比较简单，但往往输出能力有限，本实施例采用后者，可以达到更大的输出能力。
[0065]
图2为上述驱动控制电路的saber仿真应用电路，图3为本实施例的驱动控制电路在模拟带igbt负载(模拟带载cl＝200nf和cl＝500nf)时的输出电压及电流波形。
[0066]
综上所述，本实施例的驱动控制电路相对于现有技术，具有如下有益效果：
[0067]
(1)提供了一种目前市面上超大功率及电流的igbt驱动应用电路，所设计驱动应用电路驱动输出电流可以达到30a，输出总电荷可以达到35uc，完全能满足目前市场上最大功率igbt的驱动要求。
[0068]
(2)采用n沟和p沟mosfet互补组合的功率放大器，为避免mos管漏极输出互补放大器产生电流直通现象，采用关断和开通的时序控制方案，即在开通输出高电平前，先关断下管再开通上管；在关断输出负电平前，先关断上管再开通下管，因此性能优越，可靠性高。
[0069]
本实施例还提供了一种控制方法，应用于如上所述的一种大功率igbt驱动控制电路，包括以下步骤：
[0070]
s1、获取pwm输入信号，根据pwm输入信号获取嵌位电压；
[0071]
s2、驱动放大模块根据嵌位电压控制p沟道场效应管和n沟道场效应管有序地切换工作状态；
[0072]
其中，当pwm输入模块接收到高电平时，先关闭n沟道场效应管，后开启述p沟道场效应管；当pwm输入模块接收到低电平时，先关断p沟道场效应管，后开启述n沟道场效应管。
[0073]
本实施例的控制方法与上述实施例的驱动控制电路具有对应的关系，因此具备相应的功能及有益效果。
[0074]
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
[0075]
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理
解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
[0076]
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0077]
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
[0078]
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
[0079]
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
[0080]
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
[0081]
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变
型，本发明的范围由权利要求及其等同物限定。
[0082]
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。