一种硬件封锁PWM信号控制电路的制作方法

本实用新型涉及电气传动技术领域，尤其涉及一种硬件封锁pwm控制信号电路。

背景技术：

目前随着驱动器(如变频器、伺服驱动器)对电机调速控制的应用的不断普及，使用在日常生活中和工业化生产等各种电力驱动器设备系统对安全功能的要求也变得更高，因此能够安全有效地关断驱动的输出，从而达到输出转矩关闭的功能变得非常必要。安全转矩关断(sto)可以在变频器上通过断开电路开关从而关闭对电机负载扭矩输出，可以防止电机意外启动或者失速等故障，从而提升了系统的安全性能。

而目前实现带sto功能的方式中，硬件电路较为复杂，软硬件配合较为繁琐，器件数量及电路面积较大，增加了器件失效的风险。

因此，现有技术存在缺陷，需要改进。

技术实现要素：

本实用新型的目的是克服现有技术的不足，提供一种硬件封锁pwm控制信号电路。

本实用新型的技术方案如下：本实用新型提供一种硬件封锁pwm控制信号电路，包括：光耦隔离电路、信号整形电路、缓冲器供电电路、数字信号控制器、硬件检测电路、一级缓冲电路和二级缓冲电路，所述光耦隔离电路与所述信号整形电路电性连接，所述信号整形电路与所述数字信号控制器、缓冲器供电电路、二级缓冲电路电性连接，所述缓冲器供电电路与所述二级缓冲电路电性连接，所述一级缓冲电路与所述数字信号控制器、二级缓冲电路电性连接，所述硬件检测电路与所述数字信号控制器、一级缓冲电路电性连接。

进一步地，所述光耦隔离电路包括：第一隔离光耦、第二隔离光耦、第一至第四电阻、第九至第十二电阻、第一电容、第二电容、第五电容和第六电容；所述信号整形电路包括：第一整形单元、第五至第八电阻、第十三电阻、第十四电阻、第三电容、第四电容、第七电容、第一二极管、第二二极管；所述缓冲器供电电路包括：第十五至第十七电阻、第八电容、三极管；所述第一隔离光耦第一端、第一电容一端、第二电阻一端均与s1端电性连接，所述第一隔离光耦第二端、第一电容另一端、第二电阻另一端均与所述第一电阻一端电性连接，所述第一电阻另一端与com端电性连接，所述第一隔离光耦第三端接地，所述第一隔离光耦第四端与所述第三电阻一端、第四电阻一端、第二电容一端电性连接，所述第二电容另一端接地，所述第三电阻另一端与vcc端电性连接，所述第四电阻另一端与所述第一整形单元第一引脚电性连接，所述第一整形单元第二引脚接地，所述第一整形单元的第三引脚与所述第十二电阻一端电性连接，所述第十二电阻另一端分别与所述第十一电阻一端、第六电容一端、第二隔离光耦第四端电性连接，所述第六电容另一端、第二隔离光耦第三端均接地，所述第十一电阻另一端与vcc端电性连接，所述第二隔离光耦第一端分别与所述第五电容一端、第十电阻一端、s2端电性连接，所述第二隔离光耦第二端分别与所述第五电容另一端、第十电阻另一端、第九电阻一端电性连接，所述第九电阻另一端与com端电性连接，所述第一整形单元第六引脚分别与第五电阻一端、第七电阻一端电性连接，所述第五电阻另一端分别与所述第六电阻一端、s1_1端电性连接，所述第六电阻另一端、第三电容一端均与vcc端电性连接，所述第三电容另一端接地，所述第七电阻另一端分别与所述第八电阻一端、第四电容一端、第一二极管第三端、s1_11端电性连接，所述第八电阻另一端、第四电容另一端、第一二极管第一端均接地，所述第一二极管第二端与vdd端电性连接，所述第一整形单元第五引脚与vcc端电性连接，所述第一整形单元第四引脚分别与所述第十三电阻一端、第十五电阻一端、s2_1端电性连接，所述第十三电阻另一端分别与第十四电阻一端、第七电容另一端、第二三极管第三端、s2_11端电性连接，所述第十四电阻另一端、第七电容另一端、第二二极管第一端均接地，所述第二二极管第二端与vdd端电性连接，所述第十五电阻另一端分别与所述第十六电阻一端、第八电容一端、mos管的栅极、第十七电阻一端电性连接，所第十六电阻另一端、第八电容另一端、mos管的源极均与vcc端电性连接，所述mos管的漏极、第十七电阻另一端均与vcc_1端电性连接。

进一步地，所述硬件检测电路包括：第二整形单元、第十八电阻、第十九电阻、第三二极管、第四二极管、第十电容、第十一电容；所述一级缓冲电路包括：第一缓冲器、第二十至第二十五电阻；所述二级缓冲电路包括：第二缓冲器、第十二电容、第二十六至第三十一电阻；所述第三二极管的第一端与/rst端电性连接，所述第三二极管的第二端与t2_1端电性连接，所述第三二极管的第三端分别与第十八电阻一端、第十九电阻一端电性连接，所述第十八电阻另一端与vdd端电性连接，所述的十九电阻另一端分别与所述第十电容、第四二极管的第三端、第二整形单元第二端电性连接，所述第四二极管的第一端与fo_1端电性连接，所述第四二极管的第二端与pwm-blk端电性连接，所述第二整形单元的第三端、第十电容另一端均接地，所述第二整形单元的第五端分别与所述第十一电容一端、vdd端电性连接，所述第十一电容另一端接地，所述第二整形单元第四端与gate端电性连接，所述第一缓冲器和第二缓冲器均包括二十个引脚，所述第一缓冲器第一和第十九引脚均与gate端电性连接，所述第一缓冲器的第六、第八、第十一、第十三、第十五、第十七引脚分别对应与pwm14端、pwm13端、pwm15端、pwm16端、pwm11端、pwm12端电性连接，所述第一缓冲器的第二、第四、第十引脚均接地，所述第一缓冲器的第二十引脚与vcc端电性连接，所述第一缓冲器的第十四、第十二、第九、第七、第五、第三引脚分别对应与所述第二缓冲器的第六、第八、第十一、第十三、第十五、第十七引脚电性连接，所述第二缓冲器的第十九引脚与s1_1端电性连接，所述第二缓冲器的第二、第四、第十引脚均接地，所述第二缓冲器的第二十引脚分别与vcc_1端、第十二电容一端电性连接，所述第十六电容另一端接地，所述第二缓冲器的第十四、第十二、第九、第七、第五、第三引脚分别对应与pv-端、pv+端、pw+端、pw-端、pu+端、pu-端电性连接，所述第二十至三十一电阻均一端与vcc端电性连接，另一端分别与所述第一缓冲器的输出引脚、第二缓冲器的输出引脚一一对应电性连接。

进一步地，所述控制电路还包括显示面板，所述显示面板与所述数字信号控制器电性连接。

采用上述方案，本实用新型不仅可以在系统故障时能够通过硬件封锁pwm信号输出，同时也满足在外部故障或者安全信号激活时，也可以通过硬件信号封锁pwm输出；可以提供信号反馈用于软件保护处理和上报故障信息；检测的信号通过光耦隔离器件、信号整形处理、与门处理、信号反向和二级缓冲处理，不仅能够使得电路的控制可以更加灵活，同时也降低了器件失效的风险；可以做到快速响应并及时断开驱动信号，同时反馈信号提供给控制器以防止故障信号恢复后的pwm信号自动重新输出。

附图说明

图1为本实用新型的结构示意连接框图。

图2为本实用新型的光耦隔离电路、信号整形电路和缓冲器供电电路的电路图示意图。

图3为本实用新型的硬件检测电路、一级缓冲电路和二级缓冲电路的电路图示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

请结合参阅图1至图3，在本实施例中，本实用新型提供一种硬件封锁pwm信号控制电路，包括：光耦隔离电路1、信号整形电路2、缓冲器供电电路3、数字信号控制器4、硬件检测电路7、一级缓冲电路5和二级缓冲电路6，所述光耦隔离电路1与所述信号整形电路2电性连接，所述信号整形电路2与所述数字信号控制器4、缓冲器供电电路3、二级缓冲电路6电性连接，所述缓冲器供电电路3与所述二级缓冲电路6电性连接，所述一级缓冲电路5与所述数字信号控制器4、二级缓冲电路6电性连接，所述硬件检测电路7与所述数字信号控制器4、一级缓冲电路5电性连接。所述光耦隔离电路1用于接收两路sto检测信号并将信号经过处理后发送给所述信号整形电路2，所述信号整形电路对两路信号进行整形后输出给所述缓冲器供电电路3、二级缓冲电路6和数字信号控制器4，所述缓冲器供电电路3用于控制所述二级缓冲电路6的供电，所述硬件检测电路7用于根据接收的检测信号控制所述一级缓冲电路5的工作状态，所述检测信号包括：系统复位检测信号、机内内部电流故障检测信号、失速信号检测信号、软件封锁信号。所述一级缓冲电路5用于将来自所述数字信号控制器4的pwm信号处理输出给所述二级缓冲电路6，所述二级缓冲电路6用于接收来自所述一级缓冲电路5的信号并处理后输出。本实施例中，所述控制电路还包括显示面板8，所述显示面板8与所述数字信号控制器4电性连接，可以用于显示故障信息等内容。

请继续参阅图2，所述光耦隔离电路1包括：第一隔离光耦pca、第二隔离光耦pcb、第一至第四电阻ra1-ra4、第九至第十二电阻rb1-rb4、第一电容ca1、第二电容ca2、第五电容cb1和第六电容cb2；所述信号整形电路2包括：第一整形单元ua、第五至第八电阻ra5-ra8、第十三电阻rb5、第十四电阻rb6、第三电容ca3、第四电容ca4、第七电容cb4、第一二极管da1、第二二极管db1；所述缓冲器供电电路包括：第十五至第十七电阻、第八电容cb5、三极管qb1。所述第一隔离光耦pca第一端、第一电容ca1一端、第二电阻ra2一端均与s1端电性连接，所述第一隔离光耦pca第二端、第一电容ca1另一端、第二电阻ra2另一端均与所述第一电阻ra1一端电性连接，所述第一电阻ra1另一端与com端电性连接，所述第一隔离光耦pca第三端接地，所述第一隔离光耦pca第四端与所述第三电阻ra3一端、第四电阻ra4一端、第二电容ca2一端电性连接，所述第二电容ca2另一端接地，所述第三电阻ra3另一端与vcc端电性连接，所述第四电阻ra4另一端与所述第一整形单元ua第一引脚电性连接，所述第一整形单元ua第二引脚接地，所述第一整形单元ua的第三引脚与所述第十二电阻rb4一端电性连接，所述第十二电阻rb4另一端分别与所述第十一电阻rb3一端、第六电容cb3一端、第二隔离光耦pcb第四端电性连接，所述第六电容另一端cb3、第二隔离光耦pcb第三端均接地，所述第十一电阻rb3另一端与vcc端电性连接，所述第二隔离光耦pcb第一端分别与所述第五电容cb1一端、第十电阻rb2一端、s2端电性连接，所述第二隔离光耦pcb第二端分别与所述第五电容cb1另一端、第十电阻rb2另一端、第九电阻rb1一端电性连接，所述第九电阻rb1另一端与com端电性连接，所述第一整形单元ua第六引脚分别与第五电阻ra5一端、第七电阻ra7一端电性连接，所述第五电阻ra5另一端分别与所述第六电阻ra6一端、s1_1端电性连接，所述第六电阻ra6另一端、第三电容ca3一端均与vcc端电性连接，所述第三电容ca3另一端接地，所述第七电阻ra7另一端分别与所述第八电阻ra8一端、第四电容ca5一端、第一二极管da1第三端、s1_11端电性连接，所述第八电阻ra8另一端、第四电容ca5另一端、第一二极管da1第一端均接地，所述第一二极管da1第二端与vdd端电性连接，所述第一整形单元ua第五引脚与vcc端电性连接，所述第一整形单元ua第四引脚分别与所述第十三电阻rb5一端、第十五电阻rb7一端、s2_1端电性连接，所述第十三电阻rb5另一端分别与第十四电阻rb6一端、第七电容cb4另一端、第二三极管db1第三端、s2_11端电性连接，所述第十四电阻rb6另一端、第七电容cb4另一端、第二二极管db1第一端均接地，所述第二二极管db2第二端与vdd端电性连接，所述第十五电阻rb7另一端分别与所述第十六电阻rb8一端、第八电容cb5一端、mos管qb1的栅极、第十七电阻一端电性连接，所第十六电阻rb8另一端、第八电容cb5另一端、mos管qb1的源极均与vcc端电性连接，所述mos管qb1的漏极、第十七电阻另一端均与vcc_1端电性连接。

请继续参阅图3，所述硬件检测电路7包括：第二整形单元ud、第十八电阻r1、第十九电阻r2、第三二极管d1、第四二极管d2、第十电容c1、第十一电容c2；所述一级缓冲电路5包括：第一缓冲器uc、第二十至第二十五电阻ra20-ra15；所述二级缓冲电路6包括：第二缓冲器ub、第十二电容cb6、第二十六至第三十一电阻ra9-ra14。所述第三二极管d1的第一端与/rst端电性连接，所述第三二极管d2的第二端与t2_1端电性连接，所述第三二极管d1的第三端分别与第十八电阻一r1端、第十九电阻r2一端电性连接，所述第十八电阻r1另一端与vdd端电性连接，所述的十九电阻r2另一端分别与所述第十电容c1、第四二极管d2的第三端、第二整形单元ud第二端电性连接，所述第四二极管d2的第一端与fo_1端电性连接，所述第四二极管d2的第二端与pwm-blk端电性连接，所述第二整形单元ud的第三端、第十电容c1另一端均接地，所述第二整形单元ud的第五端分别与所述第十一电容c2一端、vdd端电性连接，所述第十一电容c2另一端接地，所述第二整形单元ud第四端与gate端电性连接，所述第一缓冲器uc和第二缓冲器ub均包括二十个引脚，所述第一缓冲器uc第一和第十九引脚均与gate端电性连接，所述第一缓冲器uc的第六、第八、第十一、第十三、第十五、第十七引脚分别对应与pwm14端、pwm13端、pwm15端、pwm16端、pwm11端、pwm12端电性连接，所述第一缓冲器uc的第二、第四、第十引脚均接地，所述第一缓冲器uc的第二十引脚与vcc端电性连接，所述第一缓冲器uc的第十四、第十二、第九、第七、第五、第三引脚分别对应与所述第二缓冲器ub的第六、第八、第十一、第十三、第十五、第十七引脚电性连接，所述第二缓冲器ub的第十九引脚与s1_1端电性连接，所述第二缓冲器ub的第二、第四、第十引脚均接地，所述第二缓冲器ub的第二十引脚分别与vcc_1端、第十二电容cb6一端电性连接，所述第十六电容cb6另一端接地，所述第二缓冲器ub的第十四、第十二、第九、第七、第五、第三引脚分别对应与pv-端、pv+端、pw+端、pw-端、pu+端、pu-端电性连接，所述第二十至三十一电阻均一端与vcc端电性连接，另一端分别与所述第一缓冲器uc的输出引脚、第二缓冲器uc的输出引脚一一对应电性连接。

请结合参阅图1至图3，s1、s2均为sto检测信号，正常工作时为高电平，s2_1为sto整形处理后的逻辑信号，正常时为低电平，s1_11、s2_11为控制单元检测信号，正常时为低电平，pwm11至pwm16为所述数字信号控制器提供的pwm信号，pwm11_11至pwm16_11为所述第一缓冲器输出的pwm信号，pu+、pu-、pv+、pv-、pw+、pw-为隔离光耦原边驱动信号，vcc为电源信号，/rst为系统复位检测信号，t2_1为机器内部电流故障检测信号，fo_1为失速信号检测信号，pwm-blk为软件封锁信号，gate为所述第一缓冲器使能控制信号，s1_1为所述第二缓冲器使能控制信号。

请参阅图1至图3，当变频器正常工作时，s1、s2均输出高电平，信号分别通过ra1、ca1和rb2、cb2构成的滤波电路，再分别通过所述第一隔离光耦pca的原边和第二隔离光耦pcb的原边，分别通过限流电阻ra1和rb1使得光耦导通，所述第一隔离光耦pca、第二隔离光耦pcb的输出端分别通过限流电阻与所述第一整形单元ua的输入端电性连接，所述第三电阻ra3和第十一电阻rb3用作上拉电阻，上拉至电源，用于防止双通道整形处理单元的输入端子存在电平不定的状态，所述s1和s2的信号经过隔离光耦和所述第一整形单元ua的整形输出后，得到两个稳定的低电平信号，其中所述第一整形单元ua通道一输出的信号经过ra5后连接所述第二缓冲器ub的使能端，从而控制所述第二缓冲器ub的工作状态，并且通道一输出的信号还经过ra7、ra8、da1和ca5组成的电平转换电路和电压钳位电路得到第一组安全输入控制信号s1_11，并发送给所述数字信号控制器4，其中ra7和ra8起电平转换作用，da1起电压钳位作用，ca5起滤波作用。当s1的信号由高电平跳变为低电平时，使得信号s1_1和s1_11均变为高电平，其中信号s1_1通过所述第二缓冲器ub的使能端进行封锁pwm信号输出，信号s1_11反馈给所述数字信号控制器4，后续经过所述数字信号控制器4的处理后可以对信号进行识别和上报对应的故障信息到所述显示面板8，因此可以实现关闭扭矩输出，使得驱动器停止运行，并且可以上报故障。

请继续参阅图1至图3，当变频器正常工作时，所述第一整形单元ua的通道二输出的低电平信号s2_1经过rb5、rb6、db1、cb4组成的电平转换电路和电压钳位电路得到一组安全输出信号s2_11，并发送给所述数字信号控制器4，同时信号s2_1通过控制pmos管qb1的栅极搭配rb7、rb8、cb5、cb6构成电源开关电路，其中pmos管qb1的源极与电源电性连接，漏极与所述第二缓冲器ub供电端电性连接，在信号s2_1变为高电平时可以通过控制pmos管q1来实现控制所述第二缓冲器ub封锁pwm信号，同时高电平的信号s2_11也可以反馈给所述数字信号控制器4，所述数字信号控制器4可以对信号进行识别并上报所述显示面板8显示对应的故障信息，从而实现关闭机器扭矩输出、驱动器停止运行和上报故障。

请参阅图1至图3，本实施例中所述第一缓冲器uc和第二缓冲器ub均为三态缓冲器，所述第一缓冲器uc的输入端与所述数字信号控制器4电性连接，所述第一缓冲器uc的使能端与所述硬件检测电路7电性连接，所述第二缓冲器ub的输入端与所述第一缓冲器uc的输出端电性连接，所述第二缓冲器uc的使能端与所述信号整形电路2电性连接，所述第二缓冲器uc的供电端与所述缓冲器供电电路3电性连接。所述第三二极管d1和第四二极管d2组成“与”逻辑电路，当/rst、t2_1、fo_1、pwm-blk这四个信号中任意一个信号为低电平时，均通过反向整形单元ud输出高电平，从而控制所述第一缓冲器uc的使能脚，使得所述第一缓冲器uc封锁pwm输出，以实现关闭机器扭矩输出，驱动器停止运行，同时上报故障。

综上所述，本实用新型不仅可以在系统故障时能够通过硬件封锁pwm信号输出，同时也满足在外部故障或者安全信号激活时，也可以通过硬件信号封锁pwm输出；可以提供信号反馈用于软件保护处理和上报故障信息；检测的信号通过光耦隔离器件、信号整形处理、与门处理、信号反向和二级缓冲处理，不仅能够使得电路的控制可以更加灵活，同时也降低了器件失效的风险；可以做到快速响应并及时断开驱动信号，同时反馈信号提供给控制器以防止故障信号恢复后的pwm信号自动重新输出。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。