无线通信芯片及时钟信号发生电路的制作方法

本实用新型属于电子通讯技术领域，涉及一种无线通信芯片，尤其涉及一种时钟信号发生电路及减小时钟谐波杂散的方法。

背景技术：

时钟信号是同步时序电路的基础，在片上系统集成电路(soc)中，通常都会有复杂的时钟树来为各个模块提供时钟。时钟信号会在其基频以及谐波频率处产生干扰，这些干扰进入空气就会形成杂散，杂散能量的大小应该满足国家无线电管理委员会的要求。

soc中的时钟信号经常由锁相环电路产生。在通信系统芯片中，一般会有射频本振时钟、模拟基带时钟(adc，dac时钟)、数字基带时钟、中央处理器时钟、外设接口时钟等。这些时钟信号及其谐波信号会通过若干途径耦合到信号发送链路，通过功率放大器输出到天线，这些可能的耦合路径包括：

(1)由时钟驱动的电路会以该时钟为周期，从电源上抽取电流，并注入到地。由于电源和地会有阻抗，因此电源和地上会产生以该时钟为周期的干扰电压，这种干扰电压通过芯片共用电源和地，影响到信号发送链路；

(2)由时钟驱动的电路会以该时钟为周期，对衬底电压产生干扰，这种干扰通过共用衬底，影响到信号发送链路；

(3)芯片上的电源和地通过铜线(金线)连接到封装管脚，这些键合线之间存在互感。不同的电源和地之间通过互感能相互干扰，干扰通过电源或者地进入信号发送链路；干扰也可能通过键合线互感直接影响到功率放大器输出键合线。

这些耦合到发送链路的干扰会通过功率放大器随着有用信号一起发射到空气中，这些干扰会表现为杂散，影响频谱模板，从而影响整个系统性能。

在传统的无线通信芯片设计中，由于时钟谐波处能量要比基频处能量低很多，很少考虑低频时钟(本振参考时钟，io接口时钟等)的谐波产生的杂散，更多考虑高频时钟(中央处理器时钟，高速adc时钟等)基频处的杂散。但是在目前高集成度的soc芯片中，耦合变得更强，必须考虑低频时钟谐波处的杂散。

传统解决通信芯片杂散的方法有如下几种：

(1)在时钟电路源头进行频谱扩展，如图1所示。时钟源产生的时钟信号经过延迟单元，产生不同延迟的时钟信号，再利用随机数发生器产生随机数，随机选择不同时钟信号，此时多路选择器输出信号的频谱相对于clk0(或者clk1，或者clk2，或者clk3)带宽更大，同时单位带宽内能量更低。此信号耦合到发送链路，造成的杂散会更低，以此满足频谱模板要求。

这种方法的缺点在于延迟单元在不同温度、工艺角以及电压下难以做到延迟恒定，对杂散的抑制也会随之变化。另外此种方法会造成额外功耗。

另外一些利用频谱扩展的方法实现更低的杂散的电路如参考文献1(ping-yingwangandshang-pingchen,"spreadspectrumclockgenerator,"2007ieeeasiansolid-statecircuitsconference,jeju,2007,pp.304-307,doi:10.1109/asscc.2007.4425691.)所示，这一类方法主要问题是复杂度太高，在成本和功耗要求严格的应用中并不适用。

(2)减小从时钟源头到信号发射链路的耦合。主要是通过芯片合理的电源、地布局，优化封装参数，芯片衬底更好的隔离等方法。这些方法可以减小功率放大器发射的杂散，但是会增加芯片设计成本，延长芯片设计交付时间。

(3)在功率放大器之后加上带通滤波器，对信号带宽外的杂散进行抑制。这种方法增加了芯片成本(高品质带通滤波器成本较高)，另外对于信号带宽附近的杂散抑制效果不佳。如果杂散在信号带宽内，此方法无法在不影响有效信号的情况下抑制杂散。

有鉴于此，如今迫切需要设计一种新的减少通信芯片杂散的方式，以便克服现有方式存在的上述至少部分缺陷。

技术实现要素：

本实用新型提供一种无线通信芯片及时钟信号发生电路，可有效降低时钟信号的射频杂散，并且对系统功耗，复杂度增加不大。

为解决上述技术问题，根据本实用新型的一个方面，采用如下技术方案：

一种时钟信号发生电路，所述时钟信号发生电路包括：晶体振荡器、锁相环电路，所述晶体振荡器的输出端连接锁相环电路的输入端；

所述锁相环电路包括差分积分调制器dsm、多模分频器mmdiv、鉴频鉴相器pfd、电荷泵cp、环路滤波器lf及压控振荡器vco；

所述鉴频鉴相器pfd、电荷泵cp、环路滤波器lf及压控振荡器vco依次连接，所述多模分频器mmdiv的输入端连接压控振荡器vco输出端，多模分频器mmdiv的输出端连接鉴频鉴相器pfd的输入端，多模分频器mmdiv的输入控制端连接差分积分调制器dsm的输出端；

所述差分积分调制器dsm的输出端连接多模分频器mmdiv的输入控制端；在所述差分积分调制器dsm的输入端或输出端或所述差分积分调制器dsm内部加入噪声信号。

作为本实用新型的一种实施方式，所述时钟信号发生电路包括第一可变增益放大器，所述第一可变增益放大器的输入端连接设定噪声信号，所述第一可变增益放大器的输出端连接所述差分积分调制器dsm的输入端。

作为本实用新型的一种实施方式，所述时钟信号发生电路包括第二可变增益放大器，所述第二可变增益放大器的输入端连接设定噪声信号，所述第二可变增益放大器的输出端连接所述差分积分调制器dsm的输出端。

作为本实用新型的一种实施方式，加入的噪声信号为随机噪声信号。

根据本实用新型的另一个方面，采用如下技术方案：

一种无线通信芯片，包括上述的时钟信号发生电路。

本实用新型的有益效果在于：本实用新型提出的无线通信芯片及时钟信号发生电路，可有效降低时钟信号的射频杂散，并且对系统功耗，复杂度增加不大。本实用新型能够方便的控制杂散能量大小，根据需要在时钟信号中加入适当的噪声，使得系统可以动态调节所加入噪声能量大小，在杂散能量大小和发送(接收)信号质量中进行折中考虑。

附图说明

图1为传统解决通信芯片杂散方式中在时钟电路源头进行频谱扩展的示意图。

图2为经典无线收发器的模拟射频部分的组成示意图。

图3为dsss模式频谱模板示意图。

图4为时钟信号波形示意图。

图5为时钟信号频谱在射频信道附近示意图。

图6为时钟锁相环电路的组成示意图。

图7为本实用新型一实施例中在dsm输入端加入噪声的示意图。

图8为本实用新型一实施例中在dsm输出端加入噪声的示意图。

具体实施方式

下面结合附图详细说明本实用新型的优选实施例。

为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。

该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。

说明书中的“连接”既包含直接连接，也包含间接连接。

本实用新型揭示了一种时钟信号发生电路，图6为时钟锁相环电路的组成示意图；请参阅图6，所述时钟信号发生电路包括：晶体振荡器、锁相环电路，所述晶体振荡器的输出端连接锁相环电路的输入端。所述锁相环电路包括差分积分调制器dsm、多模分频器mmdiv、鉴频鉴相器pfd、电荷泵cp、环路滤波器lf及压控振荡器vco。所述鉴频鉴相器pfd、电荷泵cp、环路滤波器lf及压控振荡器vco依次连接，所述多模分频器mmdiv的输入端连接压控振荡器vco输出端，多模分频器mmdiv的输出端连接鉴频鉴相器pfd的输入端，多模分频器mmdiv的输入控制端连接差分积分调制器dsm的输出端。所述差分积分调制器dsm的输出端连接多模分频器mmdiv的输入控制端；在所述差分积分调制器dsm的输入端或输出端加入噪声信号。

图7为本实用新型一实施例中在dsm输入端加入噪声的示意图；请参阅图7，在本实用新型的一实施例中，所述时钟信号发生电路包括第一可变增益放大器，所述第一可变增益放大器的输入端连接设定噪声信号，所述第一可变增益放大器的输出端连接所述差分积分调制器dsm的输入端。在一实施例中，如图7所示，第一可变增益放大器的输出端连接一数字加法器的输入端，数字加法器将第一可变增益放大器输出的信号与设定噪声信号进行加运算后，将结果输出至差分积分调制器dsm的输入端。

图8为本实用新型一实施例中在dsm输出端加入噪声的示意图；请参阅图8，在本实用新型的一实施例中，所述时钟信号发生电路包括第二可变增益放大器，所述第二可变增益放大器的输入端连接设定噪声信号，所述第二可变增益放大器的输出端连接所述差分积分调制器dsm的输出端。此外，也可以在差分积分调制器dsm电路中加入噪声。在一实施例中，如图8所示，第二可变增益放大器的输出端连接数字加法器的输入端，数字加法器还连接设定噪声信号，数字加法器将两者进行加运算。

在一实施例中，输入的噪声信号为随机噪声信号，可以是任意一种随机信号发生器输出的信号，如可以为一个伪随机码prbs序列。

在无线通信芯片中，信号发送时，由于信号发送链路增益较大，从天线发送到空气中的杂散较大；信号接收时，信号发送链路被关断，从天线发送到空气的杂散较小。由于此种特性，可以根据芯片工作在发送或者接收模式，动态改变时钟信号上噪声大小。当芯片工作在发送模式时，可以在时钟信号上加入大于设定阈值的噪声，以减小杂散；当芯片工作在接收模式时，在时钟信号上加入小于设定阈值的噪声或者关闭噪声源，以确保接收信号质量不会受到影响。

利用本实用新型无线通信芯片及时钟信号发生电路可以消除时钟信号射频杂散；通过改变时钟锁相环电路输出信号的频谱，在锁相环电路输出时钟上加入噪声，使得时钟信号能量及其谐波能量分配在更宽带宽中，从而减小芯片发射到空气中的杂散。

在本实用新型的一实施例中，在差分积分调制器dsm输入端加入噪声，或者，在差分积分调制器dsm输出端加入噪声。在一实施例中，输入的噪声信号为随机噪声信号，可以是任意一种随机信号发生器输出的信号，如可以为一个伪随机码prbs序列。

在本实用新型的一实施例中，在无线通讯芯片中，信号发送时，由于信号发送链路增益较大，从天线发送到空气中的杂散较大；信号接收时，信号发送链路被关断，从天线发送到空气的杂散较小。根据芯片工作在发送或者接收模式，动态改变时钟信号上噪声大小；当芯片工作在发送模式时，在时钟信号上加入较大噪声；当芯片工作在接收模式时，在时钟信号上加入较小噪声，以确保接收信号质量不会受到影响。

与传统方法相比，利用本实用新型时钟信号发生电路能有效降低时钟信号的射频杂散，并且对系统功耗，复杂度增加不大。在一实施例中，以一个wifi通信系统芯片为例进行说明。

图2描述了一个经典wifi收发器的模拟射频部分。图中xtal是一个晶体振荡器，产生系统参考时钟；clkpll是一个锁相环，为系统各部分提供各自不同时钟。当收发器工作在发送模式时，clkpll产生的时钟信号及其谐波会耦合到信号发送链路，最后在天线端发射到空气中。

在一实施例中，以wifi协议为例，对杂散要求进行说明。图3是wifi协议在dsss模式下对于频谱模板的要求。在距离载波频率-/+11mhz频率范围内，杂散能量不超过载波频率处能量；在距离载波频率-22～-11mhz以及11mhz～22mhz范围内，杂散能量需低于载波频率处能量30db；在距离载波频率-/+22mhz以外，杂散能量需低于载波频率处能量50db。测量能量时，带宽为100khz。

当时钟信号或者其谐波频率在载波频率附近，如果要通过滤波方式消除杂散，需要用到品质因数非常高的滤波器，这样才不会对有用信号造成太大影响。在射频领域，这种滤波器是很难实现的。

本实用新型提出的减小射频杂散的方法是通过改变时钟锁相环输出信号的频谱，在锁相环输出时钟上加入噪声，使得时钟信号能量及其谐波能量分配在更宽带宽中，从而减小芯片发射到空气中的杂散。

为了说明时钟信号噪声大小对于其谐波能量的影响，按照如下参数进行分析。假设时钟信号频率为160mhz，此信号的第15阶谐波位于2400mhz，如果射频信号中心频率是2412mhz，那么2400mhz出杂散必须小于-30dbr。图4所示为时钟信号时域波形，其中a)是一个低噪声的时钟信号，b)是一个低噪声时钟信号加上噪声的时域波形。图5是这两种时钟信号在2400mhz附近的频谱，可以看到在时钟信号上加入噪声后，杂散能量变得更低了。

综上所述，本实用新型提出的无线通信芯片及时钟信号发生电路，可有效降低时钟信号的射频杂散，并且对系统功耗，复杂度增加不大。本实用新型能够方便的控制杂散能量大小，根据需要在时钟信号中加入适当的噪声，使得系统可以动态调节所加入噪声能量大小，在杂散能量大小和发送(接收)信号质量中进行折中考虑。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。