半导体器件的信号传输电路的制作方法

半导体器件的信号传输电路
1.相关申请的交叉引用
2.本技术要求于2020年9月15日提交韩国知识产权局的韩国申请第10-2020-0118094号的优先权，其整体内容通过引用合并于此。
技术领域
3.各实施方式可以总体上涉及半导体电路，更具体地，可以涉及半导体器件的信号传输电路。


背景技术：

4.参照图1，半导体器件的传统信号传输电路可包括多个反相器，例如第一反相器11和第二反相器12。
5.反相器的数量可根据信号相位和驱动能力而改变。
6.第一反相器11和第二反相器12可以连接在第一负载(即前级)和第二负载(即后级)之间。
7.第一反相器11和二反相器12可以重复地使前级的输出信号反相。这样，第一反相器11和第二反相器12可以将输出信号传送到后级。
8.前级可以包括被配置成根据时钟信号接收数据data_in的电路。
9.前级可以具有堆叠结构。前级可以包括多路复用器、锁存器、触发器和各种逻辑门，被配置成使并行输入到前级的数据串行化，以致负载可能增大。
10.因此，由于诸如具有高负载的前级的电路结构，可能生成符号间干扰(isi)。因此，由于isi引起的抖动以及输出信号的摆动宽度的减小，时序裕量可能降低。
11.由于摆动宽度的减小与相应系统的操作频率的增大成正比，因此时序裕量可能进一步降低。


技术实现要素：

12.示例实施方式可以提供能够提高信号传输容量的半导体器件的信号传输电路。
13.在本公开内容的示例实施方式中，一种半导体器件的信号传输电路可以包括第一强化电路和第二强化电路。第一强化电路被配置成将第一强化电路的输出节点的信号反馈到第一强化电路的输入节点。第一强化电路被配置成通过调整第一强化电路的反馈时间而关于第一强化电路的输入节点的信号和第一强化电路的输出节点的信号执行第一强化操作。第二强化电路与第一强化电路并联地连接在输入节点和输出节点之间。第二强化电路被配置成将输出节点的信号反馈到输入节点。第二强化电路被配置成通过调整第二强化电路的反馈时间而关于输入节点和输出节点的信号执行第二强化操作。
14.在本公开内容的示例实施方式中，一种半导体器件的信号传输电路可以包括第一强化电路和第二强化电路。第一强化电路被配置成将第一强化电路的输出节点的信号反馈到第一强化电路的输入节点。第一强化电路被配置成通过调整第一强化电路的反馈时间而
关于第一强化电路的输入节点的信号和第一强化电路的输出节点的信号执行第一强化操作。第二强化电路具有连接到第一强化电路的输入节点的输入节点。第二强化电路被配置成将第二强化电路的输出节点的信号反馈到第二强化电路的输入节点。第二强化电路被配置成通过调整第二强化电路的反馈时间而关于第二强化电路的输入节点的信号执行第二强化操作。
15.在本公开内容的示例实施方式中，一种半导体器件的信号传输电路可以包括强化电路和延迟电路。强化电路可以通过执行输出节点的信号和/或输入节点的信号到输入节点的反馈而对输入节点的信号和输出节点的信号执行第一强化操作。延迟电路可被配置成使强化电路的反馈时间延迟。
16.根据示例实施方式，半导体器件的信号传输电路可以具有提高的信号传输容量。
附图说明
17.根据下面结合附图的详细描述，将更清楚地理解本公开的主题的上述和其方面、特征和优点，在附图中:
18.图1是示出传统的信号传输电路的示图；
19.图2是示出根据本公开的实施方式的信号传输电路的示图；
20.图3是示出图2中的第二缓冲单元的示图；
21.图4是示出根据本公开的实施方式的信号传输电路的操作的示图；
22.图5是示出根据本公开的实施方式的信号传输电路的示图；以及
23.图6是示出根据本公开的实施方式的信号传输电路的操作的示图。
具体实施方式
24.将参照附图更详细地描述本教导的各实施方式。附图是各实施方式(和中间结构)的示意性示图。因此，将预见到由于例如制造技术和/或公差等引起的示图的配置和形状的变化。因此，所描述的实施方式不应被解释为限于本文示出的特定配置和形状，而是可以包括配置和形状上的偏差，不偏离如所附权利要求中限定的本教导的精神和范围。
25.参照理想化实施方式的截面和/或平面示图描述了本教导。然而，所描述的本教导的实施方式不应被解释为限制发明构思。尽管示出和描述了本教导的若干实施方式，但是本领域普通技术人员将认识到，在不偏离本教导的原理和精神的情况下可以对这些实施方式进行修改。
26.图2是示出根据示例实施方式的信号传输电路的示图。
27.参照图2，信号传输电路101可以连接在第一负载和第二负载之间。第一负载可以包括前级(pre stage)。第二负载可以包括后级(next stage)。
28.信号传输电路101可包括多个缓冲单元和多个电阻。例如，缓冲单元可以包括第一至第三缓冲单元111-113。电阻可以包括第一至第三电阻121-123。
29.第一至第三缓冲单元111-113中的至少一个可以具有通过驱动力控制信号eq《1:n》可调整的驱动力。
30.通过调整第一至第三缓冲单元111-113中的至少一个的驱动力，可以控制强化操作的强度。
31.第一缓冲单元111的驱动力可以大于第二和第三缓冲单元112和113的驱动力。
32.第二缓冲单元112和/或第三缓冲单元113的驱动力可以改变。第二缓冲单元112和/或第三缓冲单元113的最大驱动力可以小于第一缓冲单元111的缺省驱动力。
33.第一至第三电阻121-123中的至少一个可以通过开关控制信号sw《1:3》连接到相应的信号路径或从相应的信号路径断开。
34.第一至第三电阻121-123中的至少一个可以连接到相应的信号路径或从相应的信号路径断开以调整反馈时间。
35.驱动力控制信号eq《1:n》的值和开关控制信号sw《1:3》的值可根据信号传输电路101的操作特性确定。驱动力控制信号eq《1:n》的值和开关控制信号sw《1:3》的值可以根据需要改变。
36.驱动力控制信号eq《1:n》和开关控制信号sw《1:3》可以在非易失性存储器件(例如熔丝组)中被编程。
37.驱动力控制信号eq《1:n》和开关控制信号sw《1:3》可存储在半导体器件的模式寄存器组中。驱动力控制信号eq《1:n》的值和开关控制信号sw《1:3》的值可以通过模式寄存器写入操作改变。
38.第一缓冲单元111可连接在信号传输电路101的输入节点(以下称为输入节点)和信号传输电路101的输出节点(以下称为输出节点)之间。
39.第二缓冲单元112和第三缓冲单元113可以与第一缓冲单元111并联地连接在输入节点和输出节点之间。
40.第二缓冲单元112可包括连接到输入节点的输出端子。
41.第三缓冲单元113可包括连接到第二缓冲单元112的输入端子的输出端子和连接到输出节点的输入端子。
42.第一电阻121可以与第一缓冲单元111并联连接。
43.第二电阻122可以与第二缓冲单元112并联连接。
44.第三电阻123可以与第三缓冲单元113并联连接。
45.第一缓冲单元111和第一电阻121可以形成第一反馈回路，被配置成执行输出节点的信号到输入节点的反馈。
46.第二缓冲单元112、第三缓冲单元113、第二电阻122和第三电阻123可以形成第二反馈回路，被配置成执行输出节点的信号到输入节点的反馈。
47.由于第一至第三电阻121-123中的每个可以与第一至第三缓冲单元111-113并联连接，因此信号传输电路101中的输入节点和输出节点的带宽可增大。
48.第一至第三缓冲单元111-113和第一至第三电阻121-123可被归为强化电路(emphasis circuit)和延迟电路。
49.强化电路可以通过执行输出节点的信号到输入节点的反馈而关于输入节点和输出节点的信号执行强化操作。
50.强化电路可以包括第一至第三缓冲单元111-113。
51.延迟电路可被配置成就强化电路控制反馈时间。
52.延迟电路可以包括第一至第三电阻121-123。
53.信号传输电路101可包括两个反馈回路以执行双重强化操作。因此，第一至第三缓
冲单元111-113和第一至第三电阻121-123可被分为第一强化电路和第二强化电路。
54.第一强化电路可以使用第一反馈回路执行输出节点的信号到输入节点的反馈。第一强化电路可以通过调整反馈时间而关于输入节点和输出节点的信号执行第一强化操作。
55.第一强化电路可以包括第一缓冲单元111和第一电阻121。
56.第二强化电路可以与第一强化电路并联连接。第二强化电路可以使用第二反馈回路执行输出节点的信号到输入节点的反馈。第二强化电路可以通过调整反馈时间而关于输入节点和输出节点的信号执行第二强化操作。
57.第二强化电路可以包括第二缓冲单元112、第三缓冲单元113、第二电阻122和第三电阻123。
58.信号传输电路101的输出可以经由至少一个缓冲器200传送到后级。
59.缓冲器200的数量可根据来自信号传输电路101的输出信号的相位、信号传输电路101的驱动能力等改变。
60.缓冲器200可包括被配置成使输入信号反相的反相器。替选地，缓冲器200的配置可以与信号传输电路101或后面示出的图5中的信号传输电路102的配置基本上相同。
61.图3是示出图2中的第二缓冲单元的示图。
62.参照图3，第二缓冲单元112可包括多个pmos晶体管130和150-1～150-n以及多个nmos晶体管140和160-1～160-n。
63.pmos晶体管130可包括连接到输入端子in的栅极和连接到输出端子out的漏极。
64.pmos晶体管150-1～150-n中的每个可包括连接到电源端子的源极、可被输入通过使驱动力控制信号eq《1:n》反相而生成的信号eqb《1:n》的栅极以及共同连接到pmos晶体管130的源极的漏极。
65.nmos晶体管140可包括连接到输入端子in的栅极和连接到输出端子out的漏极。
66.nmos晶体管160-1～160-n中的每个可包括连接到接地端子的源极、可被输入驱动力控制信号eq《1:n》的栅极以及连接到nmos晶体管140的源极的漏极。
67.第二缓冲单元112的驱动力可以与驱动力控制信号eq《1:n》的信号位中的具有“1”的信号位的增加而成比例地增加。相反，第二缓冲单元112的驱动力可以与驱动力控制信号eq《1:n》的信号位中的具有“1”的信号位的减少而成比例地减少。
68.当驱动力控制信号eq《1:n》的信号位之中仅一个信号位具有“1”，例如eq《1:n》中的eq《1》具有“1”时，pmos晶体管150-1～150-n中的仅pmos晶体管150-1和nmos晶体管160-1～160-1中的仅nmos晶体管160-1可以导通，使得第二缓冲单元112的驱动力可以具有最小值。
69.当驱动力控制信号eq《1:n》的所有信号位具有“1”时，所有pmos晶体管150-1～150-n和所有nmos晶体管160-1～160-n可以导通，使得第二缓冲单元112的驱动力可以具有最大值。
70.当驱动力控制信号eq《1:n》的所有信号位具有“0”时，所有pmos晶体管150-1～150-n和所有nmos晶体管160-1～160-n可以关断。由于所有pmos晶体管150-1～150-n和所有nmos晶体管160-1～160-n关断，因此朝向pmos晶体管130的源电流路径(current source path)和来自nmos晶体管140的吸电流路径(current sinking path)可以被阻断以使第二缓冲单元112的操作停止。
71.第三缓冲单元113的电路配置可以与第二缓冲单元112的电路配置基本上相同。
72.强化操作的强度可根据第二缓冲单元112和/或第三缓冲单元113的驱动力的调整进行调整。
73.图4是示出根据示例实施方式的信号传输电路的操作的视图。
74.参照图4，信号传输电路101可执行双重强化操作，即第一强化操作f1和第二强化操作f2。
75.第一强化操作f1可以通过第一缓冲单元111和第一电阻121执行。
76.输入信号可以通过第一缓冲单元111输出。输入信号可以经由第一电阻121反馈到第一缓冲单元111。
77.通过使第一缓冲单元111的输入信号通过第一电阻121而被延迟的电流可被称为第一电流ir1a。通过使第一缓冲单元111的输出信号通过第一电阻121而被延迟的电流可被称为第二电流ir1b。
78.最初输入到信号传输电路101的信号可被称为预输入信号in_pre。根据预输入信号in_pre的信号传输电路101的输出信号可被称为预输出信号out_pre。通过第一电阻121到第一缓冲单元111的反馈信号可被称为后输入信号in_post。
79.后输入信号in_post的波形可以具有利用第一电流ir1a的预强化和利用第二电流ir1b的去强化。
80.可对信号传输电路101的输入信号执行强化操作。还可以利用后输入信号in_post对信号传输电路101的输出信号执行强化操作。
81.与第一强化操作f1一起，第二强化操作f2可以通过第二缓冲单元112、第三缓冲单元113、第二电阻122和第三电阻123来执行。
82.输入信号可以通过第二缓冲单元112和第三缓冲单元113输出。输入信号可以经由第二电阻122和第三电阻123反馈到第二缓冲单元112和第三缓冲单元113。
83.通过第二缓冲单元112、第三缓冲单元113、第二电阻122和第三电阻123传送初始输入信号in_pre而生成的信号可被称为强化输出信号out_emp。通过将初始输入信号in_pre和强化输出信号out_emp合成而生成的信号可被称为后输入信号in_post。
84.通过将初始输入信号in_pre和强化输出信号out_emp合成，后输入信号in_post的波形可以具有预强化和去强化，类似于第一强化操作f1。
85.可对信号传输电路101的输入信号执行强化操作。还可以利用后输入信号in_post对信号传输电路101的输出信号执行强化操作。
86.如上文提及的，通过双重强化操作可以对信号传输电路101的输出信号以及信号传输电路101的输入信号执行强化操作。
87.图5是示出根据示例实施方式的信号传输电路的视图。
88.参照图5，信号传输电路102可以连接在第一负载和第二负载之间。第一负载可以包括前级。第二负载可以包括后级。
89.信号传输电路102可包括多个缓冲单元和多个电阻。例如，缓冲单元可以包括第一至第四缓冲单元211-214。电阻可以包括第一至第四电阻221-224。
90.第一至第四缓冲单元211-214中的至少一个可以具有通过驱动力控制信号eq《1:n》可调整的驱动力。
91.通过调整第一至第四缓冲单元211-214中的至少一个的驱动力，可以控制强化操作的强度。
92.第一缓冲单元211的驱动力可以大于第二至第四缓冲单元212-214的驱动力。
93.第二至第四缓冲单元212-214的驱动力可以改变。第二至第四缓冲单元212-214的最大驱动力可以小于第一缓冲单元211的缺省驱动力。
94.第一至第四电阻221-224中的至少一个可以通过开关控制信号sw《1:4》连接到相应的信号路径或从相应的信号路径断开。
95.第一至第四电阻221-224中的至少一个可以连接到相应的信号路径或从相应的信号路径断开以调整反馈时间。
96.驱动力控制信号eq《1:n》的值和开关控制信号sw《1:4》的值可根据信号传输电路102的操作特性确定。驱动力控制信号eq《1:n》的值和开关控制信号sw《1:4》的值可以根据需要改变。
97.驱动力控制信号eq《1:n》和开关控制信号sw《1:4》可以在非易失性存储器件(例如熔丝组)中被编程。
98.驱动力控制信号eq《1:n》和开关控制信号sw《1:4》可存储在半导体器件的模式寄存器组中。驱动力控制信号eq《1:n》的值和开关控制信号sw《1:4》的值可以通过模式寄存器写入操作改变。
99.第一缓冲单元211可连接在信号传输电路102的输入节点(以下称为输入节点)和信号传输电路102的输出节点(以下称为输出节点)之间。
100.第二至第四缓冲单元212-214可以仅连接到输入节点。第二缓冲单元212可包括连接到输入节点的输出端子。
101.第三缓冲单元213可包括连接到第二缓冲单元212的输入端子的输出端子。
102.第四缓冲单元214可包括连接到第三缓冲单元213的输入端子的输出端子和连接到输入节点的输入端子。
103.第二至第四缓冲单元212-214的配置可以与图3中的配置基本上相同。
104.第一电阻221可以与第一缓冲单元211并联连接。
105.第二电阻222可以与第二缓冲单元212并联连接。
106.第三电阻223可以与第三缓冲单元213并联连接。
107.第四电阻224可以与第四缓冲单元214并联连接。
108.第二电阻222、第三电阻223和第四电阻224可以彼此串联连接。
109.第一缓冲单元211和第一电阻221可以形成第一反馈回路，被配置成将输出节点的信号反馈到输入节点。
110.第二至第四缓冲单元212-214和第二至第四电阻222-224可以形成第二反馈回路，被配置成将输入节点的信号反馈到输入节点。
111.由于第一至第四电阻221-224中的每个可以与第一至第四缓冲单元211-214并联连接，因此信号传输电路102中的输入节点和输出节点的带宽可以增大。
112.第一至第四缓冲单元211-214和第一至第四电阻221-224可被归为强化电路和延迟电路。
113.强化电路可将输入节点和输出节点的信号反馈到输入节点以关于输入节点和输
出节点的信号执行强化操作。
114.强化电路可以包括第一至第四缓冲单元211-214。
115.延迟电路可被配置成就强化电路控制反馈时间。
116.延迟电路可包括第一至第四电阻221-224。
117.信号传输电路102可包括两个反馈回路以执行双重强化操作。因此，第一至第四缓冲单元211-214和第一至第四电阻221-224可被分为第一强化电路和第二强化电路。
118.第一强化电路可以使用第一反馈回路将输出节点的信号反馈到输入节点。第一强化电路可以通过调整反馈时间而关于输入节点和输出节点的信号执行第一强化操作。
119.第一强化电路可以包括第一缓冲单元211和第一电阻221。
120.第二强化电路可以连接到输入节点。第二强化电路可以使用第二反馈回路将输入节点的信号反馈到输入节点。第二强化电路可以通过调整反馈时间而关于输入节点的信号执行第二强化操作。
121.第二强化电路可以包括第二至第四缓冲单元212-214和第二至第四电阻222-224。
122.信号传输电路102的输出可经由至少一个缓冲器200传输到后级。
123.缓冲器200的数量可根据来自信号传输电路102的输出信号的相位、信号传输电路102的驱动能力等改变。
124.缓冲器200可包括被配置成使输入信号反相的反相器。替选地，缓冲器200的配置可以与图2中的信号传输电路101或图5中的信号传输电路102的配置基本上相同。
125.图6是示出根据示例实施方式的信号传输电路的操作的视图。
126.参照图6，信号传输电路102可执行双重强化操作，即第一强化操作f1和第二强化操作f2。
127.第一强化操作f1可以通过第一缓冲单元211和第一电阻221执行。
128.输入信号可以通过第一缓冲单元211输出。输入信号可以经由第一电阻221反馈到第一缓冲单元211。
129.通过使第一缓冲单元211的输入信号和输出信号流过第一电阻221而生成的延迟电流可被称为第一电流ir1a和第二电流ir1b。
130.最初输入到信号传输电路201的信号可称为预输入信号in_pre。根据预输入信号in_pre的信号传输电路102的输出信号可被称为预输出信号out_pre。通过第一电阻221到第一缓冲单元211的反馈信号可被称为后输入信号in_post。
131.后输入信号in_post的波形可以具有利用第一电流ir1a的预强化和利用第二电流ir1b的去强化。
132.可对信号传输电路102的输入信号执行强化操作。还可以利用后输入信号in_post对信号传输电路102的输出信号执行强化操作。
133.与第一强化操作f1一起，第二强化操作f2可以通过第二至第四缓冲单元212-214和第二至第四电阻222-224来执行。
134.输入信号可以通过第二至第四缓冲单元212-214输出。输入信号可以经由第二至第四电阻222-224反馈至第二至第四缓冲单元212-214。
135.通过第二至第四缓冲单元212-214和第二至第四电阻222-224传送初始输入信号in_pre而生成的信号可被称为强化输出信号out_emp。通过将初始输入信号in_pre和强化
输出信号out_emp合成而生成的信号可被称为后输入信号in_post。
136.通过将初始输入信号in_pre和强化输出信号out_emp合成，后输入信号in_post的波形可以具有预强化和去强化，类似于第一强化操作f1。
137.可对信号传输电路102的输入信号执行强化操作。还可以利用后输入信号in_post对信号传输电路102的输出信号执行强化操作。
138.如上文提及的，通过双重强化操作，可对信号传输电路102的输出信号以及信号传输电路102的输入信号执行强化操作。
139.本教导的上述实施方式旨在是说明性的而非限制性的。各种替选方案和等同方案是可行的。本教导不限于本文所描述的实施方式。本教导也不限于任何特定类型的半导体器件。考虑到本公开，其补充、替换或修改是可行的，并且应涵盖于所附权利要求的范围内。