电路板组件及其制作方法、终端及电子设备与流程

1.本技术涉及通信技术领域，尤其涉及一种电路板组件及其制作方法、终端及电子设备。


背景技术：

2.随着如手机、笔记本电脑、平板电脑等电子设备日益深入人们的生活，其性能要求也越来越高，而电子设备的整机内空间有限，传统的单层电路板组装技术难以兼顾电子设备高性能、小型化和超薄化发展趋势，故而使得多层器件堆叠结构应运而生。如何能在电子设备的小型化发展的趋势下，提高多层器件堆叠结构的布局密度，为业界持续探索的课题。


技术实现要素：

3.本技术的实施例提供一种电路板组件及其制作方法、终端及电子设备，能够提高多层器件堆叠结构的布局密度，适应电子设备的小型化发展趋势。
4.现有的多层板级组装技术中，往往通过框架板(frame board，fb)实现立体空间的架高和上下两层的互连。具体而言，框架板包括上层焊盘、下层焊盘以及贯穿框架板且连接上、下层焊盘的通孔，上层焊盘与架高板的焊盘连接，下层焊盘与主板的焊盘连接，再通过通孔形成了主板到架高板的电气互连。此设置下，由于器件有高矮差异，而框架板的高度通常取决于较高器件的高度，这就造成了较矮器件上方的空间浪费。受到产品整机空间的限制以及垂直方向上的空间利用不充分的影响，使得多层器件堆叠结构的布局密度逐渐发展到瓶颈。
5.而本技术所提供的技术方案能够有效解决上述问题，具体将在下文进一步说明。
6.本技术第一方面，提供一种电路板组件，所述电路板组件包括：
7.基板；及
8.封装体，所述封装体设于所述基板的上表面，所述封装体包括第一封装器件区和第二封装器件区，所述第一封装器件区和所述第二封装器件区具有高度差。
9.其中，第一封装器件区和第二封装器件区可理解为构成封装体的两个组成部分，能够对电子器件和互连结构等进行封装或包覆。示例性地，第一封装器件区和第二封装器件区邻接设置，也即为，第一封装器件区和第二封装器件区相互连接并共同构成封装体。
10.第一封装器件区的高度可理解为第一封装器件区连接至基板的一端到另一端的长度。也即，第一封装器件区垂直于基板方向上的尺寸，具体而言，尺寸是指，第一封装器件区背离基板的表面到基板的上表面的垂直距离。
11.第二封装器件区的高度可理解为第二封装器件区连接至基板的一端到另一端的长度。也即，第二封装器件区垂直于基板方向上的尺寸，具体而言，尺寸是指，第二封装器件区背离基板的表面到基板的上表面的垂直距离。
12.而第一封装器件区和第二封装器件区具有高度差，也即为，当第一封装器件区和第二封装器件区都布局于基板的上表面时，第一封装器件区远离基板的表面与基板的上表
面的垂直距离和第二封装器件区远离基板的表面与基板的上表面的垂直距离不相同。换言之，封装体设置在基板上时，能够形成高低不平的视觉效果。
13.需说明的是，本技术的技术方案对于第一封装器件区和第二封装器件区的数量不做限制，其可根据需要被配置成为一个或多个。
14.可以理解的是，通过在基板上设置第一封装器件区和第二封装器件区，且第一封装器件区和第二封装器件区具有高度差异，故而第一封装器件区和第二封装器件区的高度能够呈现高低不平的外观形态。也即为，能够使封装体整体呈现高低起伏的外观形态。
15.由此，封装体的各个部分的高度能够呈现具有阶梯化高度的布局设置。一方面，能够根据各部分所封装的器件的高矮差异而有针对性的布局适宜高度的封装体，有效避免了使封装体整体设置为统一高度所造成的材料浪费的问题，有利于减小物料和生产成本。另一方面，利用封装体各部分的高度差异实现内部高矮器件的错配封装，能够最大限度的减少因以高器件的高度作为参照而使封装体整体设置为统一高度，而造成的矮器件上方的空间虚耗。有利于合理利用垂直于基板方向上的空间，解决因器件高矮差异大所造成的堆叠空间浪费问题，并可在应用至多层堆叠结构时使得空间利用率最大化，提升多层器件堆叠的器件布局密度。
16.并且，由于第一封装器件区和第二封装器件区具有高度差值，故而封装体背离基板的表面可形成阶梯布局。由此，具有阶梯高度的封装体使得在其上再次组装器件时，相对于平面结构更能够提供差异化和多元化的器件配置。也即为，能够在封装体距离基板垂直距离较小处组装相对更高的器件，在封装体距离基板垂直距离较大处组装相对更矮的器件，使得不同高度的器件被组装至其上时，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件整体的厚度，并使在同一大小的空间下布局更多层器件的可能性成为现实。
17.另外，相较于现有技术中在基板上设置框架板实现互连，并在框架板上设置较多的用于增强可靠性和实现电磁屏蔽性能的非功能引脚。在基板上设置可靠性较强的封装体，能够使封装体自身用作电磁屏蔽性能，从而最大限度的减小用于电屏蔽和可靠性增强的非功能性引脚。也即为，有利于最大限度的减小电路板组件的非功能引脚，以减小板面面积的浪费。
18.一种可能的实施方式中，所述第一封装器件区包覆有第一器件，所述第一器件设于所述基板的所述上表面，所述第二封装器件区包覆有第二器件，所述第二器件设于所述基板的所述上表面，所述第一器件和所述第二器件具有高度差。
19.可以理解的是，第一器件的高度可理解为第一器件垂直于基板方向上的尺寸，具体而言，所述尺寸是指：在第一器件本体上，距离所述基板最远的一点到该基板的垂直距离。第二器件的高度可理解为第二器件垂直于基板方向上的尺寸，具体而言，所述尺寸是指：在第二器件本体上，距离基板最远的一点到该基板的垂直距离。
20.而第一器件和第二器件设于基板的上表面，且彼此之间具有高度差。也即为，第一器件和第二器件具有高矮差异，从而当第一器件和第二器件都布局于基板表面时，第一器件远离基板的表面与基板的垂直距离和第二器件远离基板的表面与基板的垂直距离不相同。换言之，第一器件和第二器件布局在基板上时，能够形成高低不一的视觉效果。
21.示例性地，第一器件的高度小于第二器件的高度。也即为，第一器件相对而言为矮
器件，第二器件相对而言为高器件。第一器件可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第二器件可以为但不限于为电容、电感、晶振、nfc(near fieldcommunication，近场通信)控制芯片、soc或ufs(universal flash storage，通用闪存存储)芯片等。
22.需说明的是，第一器件的数量可以为一个或多个。当第一器件的数量为多个时，多个第一器件可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
23.第二器件的数量也可以为一个或多个。当第二器件的数量为多个时，多个第二器件可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第二器件的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
24.一种可能的实施方式中，所述电路板组件还包括第一导体和第二导体，所述第一导体位于所述第一封装器件区，所述第一导体的一端与所述基板连接，另一端与所述第一封装器件区的外表面连接，所述第二导体位于所述第二封装器件区，所述第二导体的一端与所述基板连接，另一端与所述第二封装器件区的外表面连接，所述第一导体与所述第二导体具有高度差。
25.可以理解的是，第一导体位于基板的上表面上第一器件所在区域，且一端与基板连接，另一端向远离基板的方向延伸，其中，第一导体可以为能够独立实现互连功能的电连接结构，或者，第一导体也可以为与其他导电结构组装而实现互连功能的电连接结构。第一导体的高度可理解为第一导体连接至基板的一端到另一端的长度，也即，第一导体垂直于基板方向上的尺寸。
26.第二导体位于基板的上表面上第二器件所在区域，且一端与基板连接，另一端向远离基板的方向延伸，其中，第二导体可以为能够独立实现互连功能的电连接结构，或者，第二导体也可以为与其他导电结构组装而实现互连功能的电连接结构。第二导体的高度可理解为第二导体连接至基板的一端到另一端的长度，也即，第二导体垂直于基板方向上的尺寸。
27.而第一导体和第二导体具有高度差，其中，高度可理解为垂直于基板方向的尺寸。也即为，第一导体和第二导体具有高矮差异，从而当第一导体和第二导体同时布局于基板表面时，能够形成高低不一的视觉效果。换言之，第一导体连接至基板的一端到另一端的长度与第二导体连接至基板的一端到另一端的长度不相同。
28.可以理解的是，由于第一器件和第二器件具有高度差异，为充分利用器件之间的高度差异，故而布置在对应区域的第一导体和第二导体也相应的具有高度差异。此设置下，在基板的板面区域内，设置高器件的区域会设置高度较高的电连接结构，设置矮器件的区域会设置高度较低的电连接结构。由此，第一导体和第二导体的高度能够根据不同高度的器件灵活调整，以充分适配高矮器件的布局差异，避免因将第一导体和第二导体设置为统一高度而造成较矮器件上方的空间浪费，还有利于减少加工、生产和物料管理成本，可靠性佳。
29.示例性地，第一导体的高度小于第二导体的高度。也即为，第一导体相对而言为高
度较高的电连接结构，第二导体相对而言为高度较低的电连接结构。而第一导体的数量可为多个，多个第一导体间隔排布于第一器件所在区域，且多个第一导体的高度相同。第二导体的数量可为多个，多个第二导体间隔排布于第二器件所在区域，且多个第二导体的高度相同。由此，在矮器件所在区域统一设置相同高度的第一导体，并在高器件所在区域也统一设置相同高度的第二导体，能够避免同区域内导体高度不一而造成的制造困难度和复杂度增加，使得加工较为简便和快捷。
30.具体而言，第一封装器件区包覆第一器件而将第一器件封装在基板上并包围第一导体。也即为，第一导体位于第一封装器件区，且一端与基板连接，另一端与第一封装器件区的外表面连接，其中，第一导体的另一端与第一封装器件区的外表面连接包括两者直接连接或两者通过中间媒介而间接连接。
31.第二封装器件区包覆第二器件而将第二器件封装在基板上并包围第二导体。也即为，第二导体位于第二封装器件区，且一端与基板连接，另一端与第二封装器件区的外表面连接，其中，第二导体的另一端与第二封装器件区的外表面连接包括两者直接连接或两者通过中间媒介而间接连接。
32.需说明的是，封装体的外表面可理解为封装体背离基板的表面，其包括第一封装器件区的外表面和第二封装器件区的外表面。而第一封装器件区的外表面可理解为第一封装器件区背离基板的表面。第二封装器件区的外表面可理解为第二封装器件区背离基板的表面。
33.而第一导体和第二导体的高度会随着所在区域的第一器件和第二器件的高度而发生变化，当第一器件的高度小于第二器件的高度时，第一导体的高度会小于第二导体的高度，反之亦然。
34.可以理解的是，通过在基板上设置高度不同的第一器件和第二器件，并在第一器件所在的区域布局第一导体，在第二器件所在的区域布局第二导体，能够使封装第一器件的第一封装器件区的高度适配第一导体的高度，封装第二器件的第二封装器件区的高度适配第二导体的高度。又因第一导体与第二导体具有高度差异，故而第一封装器件区和第二封装器件区的高度能够以第一导体和第二导体的高度差异为参照而呈现高低不平的外观形态。也即为，能够使封装体整体呈现高低起伏的外观形态。
35.由此，封装体的各个部分的高度能够恰好对应所封装的器件高度，使得封装体能够适配高矮器件的高度差异也呈现具有阶梯化高度的布局设置。一方面，能够根据器件的高矮差异而有针对性的布局适宜高度的导体和封装体，有效避免了使封装体和导体整体设置为统一高度所造成的材料浪费的问题，有利于减小物料和生产成本。另一方面，利用高矮器件之间的高度差异而使封装体各部分的高度实现高矮器件错配，能够最大限度的减少因以高器件的高度作为参照而使封装体整体设置为统一高度，而造成的矮器件上方的空间虚耗。有利于合理利用垂直于基板方向上的空间，解决因器件高矮差异大所造成的堆叠空间浪费问题，并可在应用至多层堆叠结构时使得空间利用率最大化，提升多层器件堆叠的器件布局密度。
36.一种可能的实施方式中，所述电路板组件还包括第一过孔和第二过孔，所述第一导体与所述所述第一封装器件区的外表面通过所述第一过孔连接，所述第二导体与所述所述第二封装器件区的外表面通过所述第二过孔连接。也即为，所述第一过孔连接在所述第
一导体和所述第一封装器件区的外表面之间，所述第二过孔连接在所述第二导体和所述第二封装器件区的外表面之间。
37.所述第一过孔内填充有第一电镀金属，所述第一电镀金属连接所述第一导体和所述第一封装器件区的外表面；所述第二过孔内填充有第二电镀金属，所述第二电镀金属连接所述第二导体和所述第二封装器件区的外表面。
38.通过设置填充有第一电镀金属的第一过孔和填充有第二电镀金属的第二过孔，能够实现封装体表面与内部器件的电气连接，并使得贯穿封装体的互连结构相对于现有技术而言能穿过更厚的封装体。示例性地，第一导体可以为金线或植针，第二导体可以为金线或植针。
39.应当理解，第一填充金属填充在第一过孔内可理解为在孔类结构中填充导电金属而形成的具有导电性能的电连接结构，第二填充金属填充在第二过孔内也可理解为在孔类结构中填充导电金属而形成的具有导电性能的电连接结构。示例性地，第一过孔和第二过孔的高度相同，从而使加工和制造都较为简便。或者，第一过孔和第二过孔的高度不相同，从而能够根据各导体的高度而相应的对金属过孔的高度进行调整，灵活性强。其中，第一过孔的高度可理解为第一过孔连接至第一导体的一端到另一端的长度，也即，第一过孔垂直于基板方向上的尺寸。第二过孔的高度可理解为第二过孔连接至第二导体的一端到另一端的长度，也即，第二过孔垂直于基板方向上的尺寸。
40.此设置下，第一过孔和第二过孔的布局位置不受影响，可随应用需求而相应被布置在封装体内的任意位置。一方面，能够节省框架板所占用的板面面积和空间大小，提高整体的出线面积，从而提升器件的布局面积。另一方面，能够使设置在封装体内部的器件就近出线，有利于简化走线复杂度和实现线路的最短连接。
41.一种可能的实施方式中，所述第一过孔、所述第一电镀金属与所述第一导体连接构成第一导电结构，所述第二过孔、所述第二电镀金属与所述第二导体连接构成第二导电结构，所述第一导电结构的深宽比在5:1～15:1的范围内，和/或，所述第二导电结构的深宽比在5:1～15:1的范围内。
42.其中，第一导电结构的深宽比可以理解为第一导电结构的深度与第一导电结构的宽度的比值，具体为第一导电结构的深度除以第一导电结构的宽度所得到的数值。而第一导电结构的深度可理解为第一导电结构连接至基板的一端到另一端的长度(可等同于第一导电结构的高度)，第一导电结构的宽度可理解为以平行于基板的参考面截取第一导电结构，截取出的横截面的直径(宽度)尺寸。
43.需说明的是，第一导电结构的深宽比的具体数值既可以为整数数值，也可以为具有小数的数值，只需满足落在5:1～15:1的范围内(包括端点值)即可，对此不做严格限制。
44.第二导电结构的深宽比可以理解为第二导电结构的深度与第二导电结构的宽度的比值，具体为第二导电结构的深度除以第二导电结构的宽度所得到的数值。而第二导电结构的深度可理解为第二导电结构连接至基板的一端到另一端的长度(可等同于第二导电结构的高度)，第二导电结构的宽度可理解为以平行于基板的参考面截取第二导电结构，截取出的横截面的直径(宽度)尺寸。
45.需说明的是，第二导电结构的深宽比的具体数值既可以为整数数值，也可以为具有小数的数值，只需满足落在5:1～15:1的范围内(包括端点值)即可，对此不做严格限制。
46.此设置下，相对于现有技术中在基板上设置框架板以实现上下层的互连所导致的出线位置受限于板面的外周，非出线区占用的板面面积较大的问题。在封装体内部设置能够实现双面互连的第一导电结构和第二导电结构，能够使i/o(input/output，输入/输出)出线的布局位置不受影响，可随应用需求而相应被布置在封装体内的任意位置。一方面，能够节省框架板所占用的板面面积和空间大小，提高整体的出线面积，从而提升器件的布局面积。另一方面，能够使设置在封装体内部的器件就近出线，有利于简化走线复杂度和实现线路的最短连接。
47.可以理解的是，现有技术中，框架板中相邻两个通孔之间的孔间距过小后，在长期的电压差条件下，高电压的通孔易长出导电丝，导电丝易到达低电压的通孔而使两个通孔短路。也即为，当前通孔的间距已达到极限，无法进一步密集排布。示例性地，相邻两个通孔之间的中心距为0.5mm。
48.由此，本技术的实施例中，设置第一导电结构和第二导电结构还能突破现有技术的互连结构无法进一步密集排布的布局，使得相邻两个互连结构之间的距离能够最大限度的缩短，有利于实现高密化排布。示例性地，相邻两个导电结构的中心距小于或等于0.4mm。
49.另外，相对于现有技术中内较低的深宽比，由导体和金属过孔共同构成的导电结构能够实现更高的深宽比，并使得贯穿封装体的互连结构相对于现有技术而言能穿过更厚的封装体，有利于适应多场景的应用需求。
50.一种可能的实施方式中，所述第一导体自所述基板向垂直于所述基板的方向延伸，所述第二导体自所述基板向垂直于所述基板的方向延伸。
51.此设置下，加工和制造都较为简便，且有利于合理利用基板的板面空间，进一步降低互连结构的布局难度。
52.一种可能的实施方式中，所述第一导体和所述第二导体之间的高度差值大于或等于0.2mm。
53.其中，第一导体的高度可理解为第一导体连接至基板的一端到另一端的长度，也即，第一导体垂直于基板方向的尺寸。第二导体的高度可理解为第二导体连接至基板的一端到另一端的长度，也即，第二导体垂直于基板方向的尺寸。
54.而第一导体和第二导体的高度差值可理解为以两者的高度做减法，相减得到的数值。也即为，第一导体连接至基板的一端到另一端的距离与第二导体连接至基板的一端到另一端的距离的差值。
55.由此，高度差异满足此范围的第一导体和第二导体，能够充分适配高矮器件的布局差异，有利于解决因器件高矮差异大所造成的堆叠空间浪费问题，提升多层器件堆叠的器件布局密度。
56.一种可能的实施方式中，所述电路板组件还包括设于所述封装体的外表面的线路结构，所述线路结构包括第一焊盘和第二焊盘，所述第一焊盘设于所述第一封装器件区的外表面且与所述第一导体电连接，所述第二焊盘设于所述第二封装器件区的外表面且与所述第二导体电连接，所述第一焊盘与所述基板之间的垂直距离与所述第二焊盘与所述基板之间的垂直距离不相同。
57.需说明的是，封装体的外表面可理解为封装体背离基板的表面，其包括第一封装器件区的外表面和第二封装器件区的外表面。而第一封装器件区的外表面可理解为第一封
装器件区背离基板的表面。第二封装器件区的外表面可理解为第二封装器件区背离基板的表面。
58.可以理解的是，第一焊盘和第二焊盘均为功能性焊盘，其可以起到电连接、机械固定等作用。也就是说，如果多个元器件(例如可以是电路板、电子元件)通过功能性焊盘相连，则可以通过功能性焊盘传输该多个元器件之间的电信号。
59.换言之，第一焊盘和第二焊盘上均能够设置电子器件，从而不仅封装体内部具有电子器件，封装体的外部也可继续堆叠器件而形成多层堆叠架构，有利于实现器件的高密化排布。
60.此设置下，在封装体上再次堆叠器件时，能够将不同高度的器件布局在距基板距离不同的平面上，从而能够利用不同平面上的焊盘之间的垂直距离，而最大限度的抵消器件之间的高度差异，相对于现有技术中仅能将器件设置于同一平面的焊盘，能够在相同空间大小和器件数量的限制下，有效避免器件叠层数量的增加，有利于器件的高密化排布。
61.一种可能的实施方式中，所述电路板组件还包括第三器件和第四器件；
62.所述第一器件的高度小于所述第二器件的高度，所述第三器件的高度小于所述第四器件的高度；
63.所述第三器件与所述第一焊盘和第二焊盘中的一个进行连接，所述第四器件与所述第一焊盘和第二焊盘中的另一个进行连接。
64.可以理解的是，第一器件和第二器件组成电路板组件的第一层器件，而电路板组件还包括第二层器件，第二层器件设于封装体背离基板的表面，以实现两层器件堆叠架构。由此，在封装体上二次组装器件，等同于增加了封装体背离基板表面的布局面积，能够使得电路板组件整体增加一层器件，有效提升多层架构下器件的排布密度。
65.需说明的是，第二层器件可以为同样高度的电子器件，也可以为具有高矮差异的电子器件，如下将以第二层器件为具有高矮差异的电子器件为例进行说明，但应当理解，并不以此为限。
66.具体而言，第二层器件包括第三器件和第四器件，第三器件的高度可理解为第三器件垂直于基板方向上的尺寸，具体而言，尺寸是指：在第三器件本体上，距离基板最远的一点到距离该基板最近的一点的垂直距离。第四器件的高度可理解为第四器件垂直于基板方向上的尺寸，具体而言，尺寸是指：在第四器件本体上，距离基板最远的一点到距离该基板最近的一点的垂直距离。
67.而第三器件和第四器件具有高度差，也即为，第三器件和第四器件具有高矮差异，两者相较而言，一者为高器件，另一者为矮器件。示例性地，第三器件可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第四器件可以为但不限于为电容、电感、晶振、nfc控制芯片、soc或ufs芯片等。
68.需说明的是，第三器件的数量可以为一个或多个。当第三器件的数量为多个时，多个第三器件可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
69.第四器件的数量也可以为一个或多个。当第四器件的数量为多个时，多个第四器件可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有
不同的高度。也即为，第四器件的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
70.可以理解的是，由于应用电路板组件的终端或电子设备需要具有更多样化的功能，故而布置的电子元件也就越来越多。而将电子元件分类为第三器件和第四器件，能够根据第三器件和第四器件的高矮差异而有针对性的对电路板组件的空间进行布局，有利于缩小电路板组件100所占用的空间，满足电路板组件的轻薄化和高密化的发展趋势。
71.如下将以第一器件的高度小于第二器件的高度，第三器件的高度小于第四器件的高度为例进行说明，但应当理解，并不以此为限。
72.在一具体的应用场景中，第三器件设于第一焊盘，第四器件设于第二焊盘。从而形成第一器件与第四器件对应设置，第二器件与第三器件对应设置的器件布局。也即为，能够实现封装体内部矮器件搭配封装体外部高器件，封装体内部高器件搭配封装体外部矮器件的高矮错落分配。
73.此设置下，在封装体的表面二次组装器件，一方面，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件整体的厚度。另一方面，能够充分利用垂直空间，实现空间利用率的最大化，以突破多层器件堆叠架构下，器件高矮差异大造成的堆叠空间浪费问题，使在同一大小的空间下布局更多层器件的可能性成为现实，提升多层器件堆叠架构的器件布局密度。
74.在另一具体的应用场景中，第三器件设于第一焊盘，第四器件设于第二焊盘。由此，利用第一封装器件区和第二封装器件区之间的高度差异，能够最大限度的抵消器件之间的高度差异，相对于现有技术中仅能将器件设置于同一平面，能够在相同空间大小和器件数量的限制下，有效避免器件叠层数量的增加，有利于器件的高密化排布。
75.一种可能的实施方式中，所述线路结构还包括连接焊盘，所述连接焊盘覆盖所述第一封装器件区和所述第二封装器件区的连接处，所述连接焊盘与所述第一导电结构或所述第二导电结构电连接。
76.可以理解的是，连接焊盘为功能性焊盘，其可以起到电连接、机械固定等作用。也就是说，如果多个元器件(例如可以是电路板、电子元件)通过功能性焊盘相连，则可以通过功能性焊盘传输该多个元器件之间的电信号。
77.换言之，连接焊盘上能够设置电子器件，从而不仅封装体内部具有电子器件，封装体的外部也可继续堆叠器件而形成多层堆叠架构，有利于实现器件的高密化排布。
78.而由于第一封装器件区和第二封装器件区的连接处呈台阶状，故而覆盖第一封装器件区和第二封装器件区连接处的连接焊盘也呈台阶状。此设置下，连接焊盘可区别于平面状的焊盘而呈现立体形态，也即为，连接焊盘能够适应封装体的过渡处的台阶变化而被布置在台阶处，从而有效避免了封装体上可布局器件面积的浪费，并增加了焊盘的数量。而焊盘数量的增加可等同于可供设置的器件的数量的增加，相当于提高了器件的布局密度，有利于适应器件的高密化排布需求。
79.一种可能的实施方式中，所述线路结构还包括一个子线路结构。或者，所述线路结构还包括多个子线路结构和设置在相邻两个子线路结构之间的绝缘层，所述绝缘层包括连接结构，相邻两个所述子线路结构通过所述绝缘层的所述连接结构进行电连接。
80.也即为，当所述线路结构具有多个层叠设置的子线路结构时，相邻两个所述子线
路结构之间具有一层绝缘层，且相邻两个所述子线路结构通过贯穿所述绝缘层的连接结构彼此电连接。
81.由此，能够根据电路板组件的布线需求而对线路结构的组成灵活调整，有利于适应多场景下的应用需求。
82.一种可能的实施方式中，所述封装体的外表面形成一个或多个台阶结构。其中，封装体的外表面可理解为封装体背离基板的表面。
83.可以理解的是，由于第一封装器件区和第二封装器件区具有高度差值，故而根据第一封装器件区和第二封装器件区数量的配置，封装体背离基板的表面可形成一个或多个台阶结构。由此，具有阶梯高度的台阶结构使得在其上再次组装器件时，相对于平面结构更能够提供差异化和多元化的器件配置。也即为，能够在台阶结构距离基板垂直距离较小处组装相对更高的器件，在台阶结构距离基板垂直距离较大处组装相对更矮的器件，使得不同高度的器件被组装至其上时，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件整体的厚度，并使在同一大小的空间下布局更多层器件的可能性成为现实。
84.第二方面，本技术还提供一种电路板组件的制作方法，所述电路板组件的制作方法包括：
85.提供基板；及
86.在所述基板的上表面形成封装体，其中，所述封装体包括第一封装器件区和第二封装器件区，所述第一封装器件区和所述第二封装器件区具有高度差。
87.一种可能的实施方式中，在所述提供基板之后，以及在所述所述基板上形成封装体之前，所述方法还包括：
88.在所述基板的上表面贴装第一器件和第二器件，其中，所述第一器件与所述第二器件具有高度差。
89.一种可能的实施方式中，所述方法还包括：
90.在所述第一器件所在区域形成第一导体，在所述第二器件所在区域形成第二导体，其中，所述第一导体的一端与所述基板连接，另一端向远离所述基板的方向延伸，所述第二导体的一端与所述基板连接，另一端向远离所述基板的方向延伸，所述第一导体与所述第二导体具有高度差。
91.示例性地，可在在所述基板的上表面贴装第一器件和第二器件的过程中，在所述第一器件所在区域形成第一导体，在所述第二器件所在区域形成第二导体。
92.一种可能的实施方式中，所述第一封装器件区包覆第一器件，且第一封装器件区的外表面与第一导体连接，第二封装器件区包覆第二器件，且第二封装器件区的外表面与第二导体连接。
93.一种可能的实施方式中，在所述在所述基板的上表面形成封装体之后，所述方法还包括：
94.在所述第一封装器件区的外表面和在所述第二封装器件区的外表面分别形成露出所述第一导体的第一过孔和露出所述第二导体的第二过孔；及
95.在所述第一过孔内填充第一电镀金属和在所述第二过孔内填充第二电镀金属，以使所述第一过孔、所述第一电镀金属和所述第一导体连接形成第一导电结构，所述第二过
孔、所述第二电镀金属与所述第二导体连接形成第二导电结构。
96.一种可能的实施方式中，在所述在所述第一过孔内填充第一电镀金属和在所述第二过孔内填充第二电镀金属，之后，所述方法还包括：
97.在所述封装体的外表面形成与所述第一导电结构和所述第二导电结构电连接的线路结构。
98.一种可能的实施方式中，在所述在所述封装体的外表面形成与所述第一导电结构和所述第二导电结构电连接的线路结构之后，所述方法还包括：
99.在所述线路结构上贴装第二层器件，其中，所述第一器件和所述第二器件组成电路板组件的第一层器件。
100.一种可能的实施方式中，第一导体的延伸方向与基板垂直，第二导体的延伸方向与基板垂直。
101.一种可能的实施方式中，所述第一导体和所述第二导体之间的高度差值大于或等于0.2mm。
102.一种可能的实施方式中，所述第一导电结构的数量为多个，多个所述第一导电结构中的一者或多者的深宽比在5:1～15:1的范围内，和/或，所述第二导电结构的数量为多个，多个所述第二导电结构中的一者或多者的深宽比在5:1～15:1的范围内。
103.第三方面，本技术还提供一种终端，所述终端包括显示屏、天线模块和如权利要求上所述的电路板组件，所述显示屏和所述天线模块均电连接至所述电路板组件。
104.第四方面，本技术还提供一种电子设备，所述电子设备包括壳体和如上所述的电路板组件，所述电路板组件设于所述壳体内。
附图说明
105.图1是本技术实施例提供的终端的结构示意图；
106.图2是本技术实施例提供的电子设备的结构示意图；
107.图3是本技术实施例提供的电路板组件的一种结构示意图；
108.图4是本技术实施例提供的电路板组件的另一种结构示意图；
109.图5是本技术实施例提供的电路板组件的封装体的一种结构示意图；
110.图6是本技术实施例提供的电路板组件的封装体的另一种结构示意图；
111.图7是本技术实施例提供的电路板组件的封装体的又一种结构示意图；
112.图8是本技术实施例提供的电路板组件的封装体的连接面的一种结构示意图；
113.图9是本技术实施例提供的电路板组件的封装体的连接面的另一种结构示意图；
114.图10是本技术实施例提供的电路板组件的封装体的连接面的又一种结构示意图；
115.图11是本技术实施例提供的电路板组件的线路结构的一种结构示意图；
116.图12是本技术实施例提供的电路板组件的线路结构的另一种结构示意图；
117.图13是本技术第一实施例提供的电路板组件的一种结构示意图；
118.图14是本技术第一实施例提供的电路板组件的另一种结构示意图；
119.图15是本技术第二实施例提供的电路板组件的一种结构示意图；
120.图16是本技术第三实施例提供的电路板组件的一种结构示意图；
121.图17是本技术第四实施例提供的电路板组件的一种结构示意图；
122.图18是本技术实施例提供的电路板组件的制作方法的一种流程示意图；
123.图19是图18所示的电路板组件的制作方法的一种状态示意图；
124.图20是本技术实施例提供的电路板组件的封装体的一种步骤示意图
125.图21是本技术实施例提供的电路板组件的制作方法的另一种流程示意图；
126.图22是本技术实施例提供的电路板组件的线路结构的一种流程示意图；
127.图23是图22所示的电路板组件的线路结构的一种步骤示意简图；
128.图24是本技术实施例提供的电路板组件的线路结构的另一种流程示意图；
129.图25是图24所示的电路板组件的线路结构的另一种步骤示意简图；
130.图26是本技术实施例提供的电路板组件的制作方法的再一种流程示意图；
131.图27是本技术实施例提供的电路板组件的制作方法的又一种流程示意图。
具体实施方式
132.为了方便理解，首先对本技术的实施例所涉及的术语进行解释。
133.和/或：仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。
134.多个：是指两个或多于两个。
135.连接：应做广义理解，例如，a与b连接，可以是a与b直接相连，也可以是a与b通过中间媒介间接相连。
136.下面将结合附图，对本技术的具体实施方式进行清楚地描述。
137.随着如手机、笔记本电脑、平板电脑等电子产品日益深入人们的生活，其性能要求也越来越高，而电子产品的整机内空间有限，常规的单层电路板组装技术难以兼顾电子产品高性能、小型化和超薄化发展趋势，故而使得多层器件堆叠结构应运而生。然而在现有的多层板级组装技术中，受到产品整机空间的限制以及垂直方向上的空间利用不充分的影响，使得多层器件堆叠结构的布局密度逐渐发展到瓶颈。
138.基于此，请结合参阅图1和图2，本技术的实施例提供一种终端200和电子设备300，能够提高多层器件堆叠结构的布局密度，适应电子产品的小型化发展趋势。其中，终端200可以为但不仅限于为手机、平板电脑和笔记本电脑。电子设备300可以为但不仅限于为电源模块、智能手环、智能手表、服务器、路由器、交换机、超级计算机、ai设备和数据中心。
139.如下将对终端200和电子设备300的结构形态分别进行描述，为方便理解，以手机这种具有广泛使用人群和丰富应用场景的终端200为例来进行说明，但并不以此为限。
140.终端200：
141.请参阅图1，终端200可以包括中框210、显示屏(图未示)、前盖230、后盖240、天线模块250和电路板组件100。前盖230和后盖240分别连接于中框210的相背的两侧，以与中框210配合围设形成终端200的容置空间，容置空间可以安装终端200的各类器件，如电路板组件100。显示屏固定至前盖230，并电连接至电路板组件100，能够显示图像、色彩、文字等视觉信息。天线模块250可固定至中框210或固定至终端200的容置空间，并电连接至电路板组件100。电路板组件100可向天线模块250收发电磁信号，天线模块250可根据接收的电磁信号辐射电磁波或根据接收的电磁波向电路板组件100发送电磁信号，从而实现电磁信号的收发。换言之，终端200能够在天线模块250的作用下发射和接收电磁信号，从而实现电磁信
号的高增益和广覆盖。
142.需说明的是，图1的目的仅在于示意性的描述中框210、显示屏、前盖230、后盖240、天线模块250和电路板组件100的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本技术实施例示意的结构并不构成对终端200的具体限定。在本技术另一些实施例中，终端200可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
143.可以理解的是，当终端200为手机时，前盖230为用户握持手机时，朝向用户面部的盖板，其可以通过设置显示屏，以用于呈现图像、色彩、文字等视觉信息。后盖240为用户握持手机时，背向用户面部的盖板，其可以通过设置摄像模组以作为后置摄像头来捕获手机后方的静态图像或动态视频。电路板组件100为能够将电路板与各类电子元件组装后形成的组装架构，可以与终端200内的各类电子器件电气互连而实现相应的功能。
144.而当终端200的性能要求越来越高，功能越来越丰富时，会带来更多和更大的尺寸的功能模组(如多目摄像头、屏下指纹模组、屏下发声模组)的装配需求。由于功能模组的布局位置通常与电路板组件100相邻设置，故而当功能模组的尺寸越来越大时，为便于给功能模组预留出更大的布局空间，易导致电路板组件100横向平铺的尺寸越来越小。也即为，功能模组占用空间增大的需求会逐渐挤压电路板组件100的布局空间。由此，电路板组件100横向尺寸的减小使得单层板结构的布局面积无法满足所有器件的布局要求，使得纵向堆叠的多层板结构应运而生。然而在现有的多层板结构中，受到整机空间的限制以及垂直方向上的空间利用不充分的影响，使得多层器件堆叠结构的布局密度逐渐发展到瓶颈。
145.由此，本技术实施例提供的电路板组件100不仅能够实现多层器件的纵向堆叠，还能够在终端200内部整机空间的小型化趋势下，最大限度的增加器件的布局面积，实现以空间换取面积，提高器件的布局密度的目的。
146.电子设备300：
147.请参阅图2，电子设备300可以包括壳体310和电路板组件100。壳体310为电子设备300的外观结构，能够容置和封装电子设备300的各种部件，使电子设备300的各种部件免受外部灰尘、水汽等的侵扰，具有良好的保护功能。电路板组件100设于壳体310内部，为能够将电路板与各类电子元件组装后形成的组装架构，可以与电子设备300内的各类电子器件电气互连而实现相应的功能。
148.需说明的是，图2的目的仅在于示意性的描述壳体310和电路板组件100的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本技术实施例示意的结构并不构成电子设备300的具体限定。在本技术另一些实施例中，电子设备300可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
149.可以理解的是，为适应多元化的场景布置需求，电子设备300逐步朝着小型化及超薄化的趋势发展，从而促使电路板组件100的厚度不断降低。现有的板级组装技术中，多层板结构的垂直方向上的空间利用不充分，同时连接相邻两层板的垂直连接结构也会占用板上布局面积，易导致板级布局面积无法得到进一步的提升。也即为，常规多层板结构已难以同时满足器件高密度排布和和多层板结构薄层化的发展需求。
150.由此，本技术实施例提供的电路板组件100不仅能够实现多层器件的纵向堆叠，还
能够在电子设备300内部整机空间的小型化及超薄化的趋势下，最大限度的利用垂直方向上的空间，以增加器件的布局面积，提高器件的布局密度。
151.基于上述描述，应当理解，本技术实施例提供的电路板组件100应用至终端200或电子设备300时，有利于实现多层器件的纵向堆叠，能够将因堆叠空间利用不充分而导致空间浪费问题发生的可能性降低到最小，有效提高多层器件堆叠结构下器件的布局密度，具体将在下文进行描述。
152.请结合参阅图3和图4，电路板组件100包括基板10、第一器件21、第二器件22、第一导体31、第二导体32、封装体40和线路结构50。
153.基板10包括相背设置的上表面101和下表面102，其可用以承载电子元件或其他电路板(printed circuit board，pcb)。示例性地，基板10可以为但不限于为印刷电路板、柔性电路板或软硬结合电路板。
154.具体而言，当基板10仅用于承载电子元件时，其可以根据基板10上承载的电子元件的数量的不同，而被配置为单面板，也即能够单侧承载电子元件的电路板，从而使得电路板组件100整体呈现为具有单层器件的单层电路板结构。或者，也可被配置为双面板，也即能够双侧承载电子元件的电路板，从而使得电路板组件100整体呈现为具有双层器件的双层电路板结构。另外，基板10既可以作为独立结构而仅依靠自身呈现单层或双层器件结构，或者，其也可以组装至其他电路板而呈现多层器件堆叠的结构。
155.而当基板10用于承载其他电路板时，其可以作为主电路板并通过在其上承载一个或多个电路板，进而实现多层电路板的堆叠。或者，其也可以作为过渡的电路板以承载一个或多个电路板，并与主电路板连接，进而实现多层电路板的堆叠。
156.示例性地，根据基板10上承载的电子元件的类型，基板10可以为但不限于为主板、射频(radio frequency，rf)板、应用处理器(application processor，ap)板。其中，射频板可以用于承载射频芯片(radio frequency integrated circuit，rf ic)、射频功率放大器(radio frequency power amplifier，rf pa)、无线保真(wireless fidelity，wifi)芯片等。应用处理器板可以用于承载片上系统(system on chip，soc)元件、双倍数据率(double data rate，ddr)存储器、主电源管理芯片(power management unit，pmu)、辅pmu等。
157.第一器件21和第二器件22设于基板10的上表面101，且彼此之间具有高度差，其中，第一器件21的高度可理解为第一器件21垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第一器件21本体上，距离基板10最远的一点到该基板10的垂直距离。第二器件22的高度可理解为第二器件22垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第二器件22本体上，距离基板10最远的一点到该基板10的垂直距离。
158.也即为，第一器件21和第二器件22具有高矮差异，从而当第一器件21和第二器件22同时布局于基板10表面时，第一器件21远离基板10的表面与基板10的垂直距离和第二器件22远离基板10的表面与基板10的垂直距离不相同。换言之，第一器件21和第二器件22布局在基板10上时，能够形成高低不一的视觉效果。
159.可以理解的是，由于应用电路板组件100的终端200或电子设备300需要具有更多样化的功能，故而布置在基板10上的电子元件也就越来越多。而将布置在基板10上的电子元件分类为第一器件21和第二器件22，能够根据第一器件21和第二器件22的高矮差异而有针对性的对电路板组件100的空间进行布局，有利于缩小电路板组件100所占用的空间，满
足电路板组件100的轻薄化和高密化的发展趋势。
160.示例性地，第一器件21的高度小于第二器件22的高度。也即为，第一器件21相对而言为矮器件，第二器件22相对而言为高器件。第一器件21可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第二器件22可以为但不限于为电容、电感、晶振、nfc(near field communication，近场通信)控制芯片、soc或ufs(universal flash storage，通用闪存存储)芯片等。
161.需说明的是，第一器件21的数量可以为一个或多个。当第一器件21的数量为多个时，多个第一器件21可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件21的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
162.第二器件22的数量也可以为一个或多个。当第二器件22的数量为多个时，多个第二器件22可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第二器件22的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
163.一种可能的实施方式中，第一器件21的数量为多个，多个第一器件21的平均高度记作h1，第二器件22的数量为多个，多个第二器件22的平均高度记作h2，平均高度h1与平均高度h2的高度差异大于或等于0.2mm。其中，平均高度h1可理解为所有第一器件21的高度之和与第一器件21的总数量的比值，平均高度h2可理解为所有第二器件22的高度之和与第二器件22的总数量的比值。
164.示例性地，第一器件21的平均高度为1.05mm，第二器件22的平均高度为1.49mm，两者的平均高度的高度差异为0.44mm。
165.由此，高度差异满足此范围的第一器件21和第二器件22，能够使电路板组件100有针对性的对两类器件上方的空间进行布局，有利于解决因器件高矮差异大所造成的堆叠空间浪费问题，提升多层器件堆叠的器件布局密度。
166.请继续参阅图3和图4，第一导体31位于基板10的上表面101上第一器件21所在区域，且一端与基板10连接，另一端向远离基板10的方向延伸，其中，第一导体31可以为能够独立实现互连功能的电连接结构，或者，第一导体31也可以为与其他导电结构组装而实现互连功能的电连接结构。
167.第二导体32位于基板10的上表面101上第二器件22所在区域，且一端与基板10连接，另一端向远离基板10的方向延伸，其中，第二导体32可以为能够独立实现互连功能的电连接结构，或者，第二导体32也可以为与其他导电结构组装而实现互连功能的电连接结构。
168.由此，设置第一导体31和第二导体32能够分别实现第一器件21和第二器件22的双面互连，有利于缩短布线距离，最大限度的实现短距传输路径，可以有效地以更小的面积或体积承载更好的功率，能够提高电路板组件100整体的功率密度、排布密度和集成化程度。
169.示例性地，第一导体31自基板10向垂直于基板10的方向延伸。也即为，第一导体31的延伸方向与基板10垂直。第二导体32自基板10向垂直于基板10的方向延伸。也即为，第二导体32的延伸方向与基板10垂直。此设置下，加工和制造都较为简便，且有利于合理利用基板10的板面空间，进一步降低互连结构的布局难度。
170.本技术的实施例中，布局在第一器件21所在区域的第一导体31的高度高于第一器
件21的高度，布局在第二器件22所在区域的第二导体32的高度高于第二器件22的高度，且第一导体31和第二导体32具有高度差，其中，第一导体31的高度可理解为第一导体31连接至基板10的一端到另一端的长度，也即，第一导体31垂直于基板10方向上的尺寸，第二导体32的高度可理解为第二导体32连接至基板10的一端到另一端的长度，也即，第二导体32垂直于基板10方向上的尺寸。
171.也即为，第一导体31和第二导体32具有高矮差异，从而当第一导体31和第二导体32同时布局于基板10表面时，能够形成高低不一的视觉效果。换言之，第一导体31连接至基板10的一端到另一端的长度与第二导体32连接至基板10的一端到另一端的长度不相同。
172.需说明的是，第一导体31和第二导体32的相对高低会随着所在区域的第一器件21和第二器件22的相对高低而发生变化，当第一器件21的高度小于第二器件22的高度时，第一导体31的高度会小于第二导体32的高度，反之亦然。
173.可以理解的是，由于第一器件21和第二器件22具有高度差异，为充分利用器件之间的高度差异，故而布置在对应区域的第一导体31和第二导体32也相应的具有高度差异。此设置下，在基板10的板面区域内，设置高器件的区域会设置高度较高的电连接结构，设置矮器件的区域会设置高度较低的电连接结构。由此，第一导体31和第二导体32的高度能够根据不同高度的器件灵活调整，以充分适配高矮器件的布局差异，避免因将第一导体31和第二导体32设置为统一高度而造成较矮器件上方的空间浪费，还有利于减少加工、生产和物料管理成本，可靠性佳。
174.示例性地，第一导体31的高度小于第二导体32的高度。也即为，第一导体31相对而言为高度较高的电连接结构，第二导体32相对而言为高度较低的电连接结构。而第一导体31的数量可为多个，多个第一导体31间隔排布于第一器件21所在区域，且多个第一导体31的高度相同。第二导体32的数量可为多个，多个第二导体32间隔排布于第二器件22所在区域，且多个第二导体32的高度相同。由此，在矮器件所在区域统一设置相同高度的第一导体31，并在高器件所在区域也统一设置相同高度的第二导体32，能够避免同区域内导体高度不一而造成的制造困难度和复杂度增加，使得加工较为简便和快捷。
175.一种可能的实施方式中，第一导体31和第二导体32之间的高度差值大于或等于0.2mm。
176.由此，高度差异满足此范围的第一导体31和第二导体32，能够充分适配高矮器件的布局差异，有利于解决因器件高矮差异大所造成的堆叠空间浪费问题，提升多层器件堆叠的器件布局密度。
177.封装体40连接至基板10设有第一器件21和第二器件22的一侧，并可将第一器件21和第二器件22封装。应当理解，封装体40封装第一器件21和第二器件22的同时，也会接触第一导体31和第二导体32。由此，能够保护第一器件21和第二器件22不易受外部环境因素的干扰，为第一器件21和第二器件22提供良好的电磁屏蔽性能，并能通过第一导体31和第二导体32的电连接作用而为实现第一器件21和第二器件22的短距离双面互连提供良好的基础。
178.示例性地，封装体40可采用绝缘的树脂材料制成，树脂材料可以为酚醛树脂、环氧树脂、双马来酰亚胺三嗪树脂、环氧丙烯酸酯、聚丙二醇(poly propylene glycol，ppg)、含有玻璃纤维的环氧树脂或含有玻璃纤维的环氧丙烯酸酯等。
179.请继续参阅图3和图4，封装体40包括第一封装器件区41和第二封装器件区42，其中，第一封装器件区41和第二封装器件区42可理解为构成封装体40的两个组成部分。示例性地，第一封装器件区41和第二封装器件区42邻接设置，也即为，第一封装器件区41和第二封装器件区42相互连接并共同构成封装体40。
180.而封装体40的外表面可理解为封装体40背离基板10的表面，其包括第一封装器件区41的外表面和第二封装器件区42的外表面。而第一封装器件区41的外表面可理解为第一封装器件区41背离基板10的表面。第二封装器件区42的外表面可理解为第二封装器件42区背离基板10的表面。
181.具体而言，第一封装器件区41包覆第一器件21而将第一器件21封装在基板10上并包围第一导体31。也即为，第一导体31位于第一封装器件区41，且一端与基板10连接，另一端与第一封装器件区41背离基板10的表面连接，其中，第一导体31的另一端与第一封装器件区41背离基板10的表面连接包括两者直接连接或两者通过中间媒介而间接连接。
182.第二封装器件区42包覆第二器件22而将第二器件22封装在基板10上并包围第二导体32。也即为，第二导体32位于第二封装器件区42，且一端与基板10连接，另一端与第二封装器件区42背离基板10的表面连接，其中，第二导体32的另一端与第二封装器件区42背离基板10的表面连接包括两者直接连接或两者通过中间媒介而间接连接。
183.可以理解的是，通过在基板10上设置高度不同的第一器件21和第二器件22，并在第一器件21所在的区域布局第一导体31，在第二器件22所在的区域布局第二导体32，能够使封装第一器件21的第一封装器件区41的高度适配第一导体31的高度，封装第二器件22的第二封装器件区42的高度适配第二导体32的高度。又因第一导体31与第二导体32具有高度差异，故而第一封装器件区41和第二封装器件区42的高度能够以第一导体31和第二导体32的高度差异为参照而呈现高低不平的外观形态。也即为，能够使封装体40整体呈现高低起伏的外观形态。
184.由此，封装体40的各个部分的高度能够恰好对应所封装的器件高度，使得封装体40能够适配高矮器件的高度差异也呈现具有阶梯化高度的布局设置。一方面，能够根据器件的高矮差异而有针对性的布局适宜高度的导体和封装体40，有效避免了使封装体40和导体整体设置为统一高度所造成的材料浪费的问题，有利于减小物料和生产成本。另一方面，利用高矮器件之间的高度差异而使封装体40各部分的高度实现高矮器件错配，能够最大限度的减少因以高器件的高度作为参照而使封装体40整体设置为统一高度，而造成的矮器件上方的空间虚耗。有利于合理利用垂直于基板10方向上的空间，解决因器件高矮差异大所造成的堆叠空间浪费问题，并可在应用至多层堆叠结构时使得空间利用率最大化，提升多层器件堆叠的器件布局密度。
185.另外，相较于现有技术中在基板10上设置框架板实现互连，并在框架板上设置较多的用于增强可靠性和实现电磁屏蔽性能的非功能引脚。在基板10上设置可靠性较强的封装体40，能够使封装体40自身用作电磁屏蔽性能，从而最大限度的减小用于电屏蔽和可靠性增强的非功能性引脚。也即为，有利于最大限度的减小电路板组件100的非功能引脚，以减小板面面积的浪费。
186.基于上述描述，应当理解，第一封装器件区41和第二封装器件区42具有高度差，其中，第一封装器件区41的高度可理解为第一封装器件区41连接至基板10的一端到另一端的
长度。也即，第一封装器件区41垂直于基板10方向上的尺寸，具体而言，尺寸是指，第一封装器件区41背离基板10的表面到基板10的上表面101的垂直距离。第二封装器件区42的高度可理解为第二封装器件区42连接至基板10的一端到另一端的长度。也即，第二封装器件区42垂直于基板10方向上的尺寸，具体而言，尺寸是指，第二封装器件区42背离基板10的表面到基板42的上表面101的垂直距离。
187.由此，当第一封装器件区41和第二封装器件区42同时布局于基板10表面时，第一封装器件区41远离基板10的表面与基板10的垂直距离和第二封装器件区42远离基板10的表面与基板10的垂直距离不相同。换言之，封装体40设置在基板10上时，能够形成高低不平的视觉效果。
188.需说明的是，第一封装器件区41和第二封装器件区42的相对高低会随着内部设置的第一导体31和第二导体32以及内部封装的第一器件21和第二器件22的相对高低而发生变化，当第一器件21的高度小于第二器件22的高度时，第一导体31的高度会小于第二导体32的高度，相应地第一封装器件区41的高度也会小于第二封装器件区42的高度，反之亦然。
189.一种可能的实施方式中，第一封装器件区41和第二封装器件区42之间的高度差值大于或等于0.2mm。
190.由此，高度差异满足此范围的第一封装器件区41和第二封装器件区42，能够充分适配高矮器件的布局差异，有利于解决因器件高矮差异大所造成的堆叠空间浪费问题，提升多层器件堆叠的器件布局密度。
191.可以理解的是，由于第一封装器件区41和第二封装器件区42具有高度差值，故而根据第一封装器件区41和第二封装器件区42数量的配置，封装体40背离基板10的表面可形成一个或多个台阶结构404。由此，具有阶梯高度的台阶结构404使得在其上再次组装器件时，相对于平面结构更能够提供差异化和多元化的器件配置。也即为，能够在台阶结构404距离基板10垂直距离较小处组装相对更高的器件，在台阶结构404距离基板10垂直距离较大处组装相对更矮的器件，使得不同高度的器件被组装至其上时，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件100整体的厚度，并使在同一大小的空间下布局更多层器件的可能性成为现实。
192.如下以第一器件21的高度小于第二器件22的高度，且封装第一器件21的第一封装器件区41的高度小于封装第二器件22的第二封装器件区42的高度为例来详细说明第一封装器件区41和第二封装器件区42数量差异所能形成的一个或多个阶梯布局。其中，第一封装器件区41和第二封装器件区42数量差异可理解为第一器件21和第二器件22布局的区域数量的差异。
193.一种可能的实施方式中，第一封装器件区41的数量为一个，第二封装器件区42的数量为一个，故而封装体40背离基板10的表面能够形成如图4所示的一个台阶结构404。
194.另一种可能的实施方式中，第一封装器件区41的数量为一个，第二封装器件区42的数量为两个，故而封装体40背离基板10的表面能够形成如图5所示的两个台阶结构404。
195.又一种可能的实施方式中，第一封装器件区41的数量为两个，第二封装器件区42的数量为一个，故而封装体40背离基板10的表面能够形成如图6所示的两个台阶结构404。
196.再一种可能的实施方式中，第一封装器件区41的数量为多个，第二封装器件区42的数量为多个，第一封装器件区41和第二封装器件区42交错排布，故而封装体40背离基板
10的表面能够呈现图7所示的多个台阶结构404。也即为，每相邻的两个第一封装器件区41之间具有一个第二封装器件区42，每相邻的两个第二封装器件区42之间具有一个第一封装器件区41。
197.基于上述描述，应当理解，根据基板10上的高矮器件的布局区域的数量配置第一封装器件区41和第二封装器件区42的数量，能够使位于封装体40内部的器件高矮分类集中布局，进而使封装体40整体呈现一个或多个的阶梯布局，从而使具有高度差的封装体40能够适配其内部电子器件的高低不一。有利于充分利用垂直于基板10方向上的空间，减小电路板组件100的厚度，使应用电路板组件100的设备更适于小型化及超薄化的发展趋势。
198.请结合参阅图3和图4，封装体40背离基板10的表面包括第一顶面401、第二顶面402和连接面403，其中，第一顶面401、第二顶面402和连接面403均可理解为封装体40的外表面。第一顶面401为第一封装器件区41背离基板10的表面，第二顶面402为第二封装器件区42背离基板10的表面，连接面403连接在第一顶面401和第二顶面402之间，第一顶面401、连接面403和第二顶面402依次弯折连接形成台阶结构404。也即为，第一顶面401、连接面403和第二顶面402依次连接并构成封装体40背离基板10的表面。
199.示例性地，如图8所示，连接面403可以是垂直于基板10的平面，从而能够使第一顶面401和第二顶面402之间形成直角过渡。或者，如图9所示，连接面403可以是与基板10呈夹角也即倾斜设置的平面，从而能够使第一顶面401和第二顶面402之间形成斜角过渡。或者，如图10所示，连接面403也可以是弧面，从而能够使第一顶面401和第二顶面402之间形成圆弧过渡。由此，能够使得台阶结构404具有多样化的形貌，以根据不同的场景而相应的设置不同的过渡形式，有利于多场景化的应用需求。
200.可以理解的是，由于第一顶面401为第一封装器件区41背离基板10的表面，第二顶面402为第二封装器件区42背离基板10的表面，故而第一导体31的另一端可与第一顶面401连接，第二导体32的另一端可与第二顶面402连接。如下将以第一导体31的另一端与第一顶面401通过中间媒介而间接连接，第二导体32的另一端与第二顶面402通过中间媒介而间接连接为例进行说明，但应当理解，并不以此为限。
201.请参阅图3，电路板组件100还包括第一过孔33、第二过孔34、第一电镀金属35和第二电镀金属36。
202.第一过孔33与第一导体31对应设置，第一过孔33连接第一导体31远离基板10的一端和第一顶面401(也即第一封装器件区41的外表面)。也即为，第一过孔33连接在第一导体31和第一顶面401之间。换言之，第一导体31与第一封装器件区41的外表面通过第一过孔33连接。
203.第二过孔34与第二导体32对应设置，第二过孔34连接第二导体32远离基板10的一端和第二顶面402(也即第二封装器件区42的外表面)。也即为，第二过孔34连接在第二导体32和第二顶面402之间。换言之，第二导体32与第二封装器件区42的外表面通过第二过孔34连接。
204.第一过孔33内填充有第一电镀金属35，第一电镀金属35连接第一导体31远离基板10的一端和第一顶面401(也即第一封装器件区41的外表面)；第二过孔34内填充有第二电镀金属36，第二电镀金属36连接第二导体32远离基板10的一端和第二顶面402(也即第二封装器件区42的外表面)。
205.通过设置第一过孔33、第二过孔34、第一电镀金属35和第二电镀金属36，能够实现封装体40外表面与内部器件的电气连接，并使得贯穿封装体40的互连结构相对于现有技术而言能穿过更厚的封装体40。示例性地，第一导体31可以为金线或植针，第二导体32可以为金线或植针。
206.应当理解，第一填充金属35填充在第一过孔33内可理解为在孔类结构中填充导电金属而形成的具有导电性能的电连接结构，第二填充金属36填充在第二过孔34内也可理解为在孔类结构中填充导电金属而形成的具有导电性能的电连接结构。示例性地，第一过孔33和第二过孔34的高度相同，从而使加工和制造都较为简便。或者，第一过孔33和第二过孔34的高度不相同，从而能够根据各导体的高度而相应的对金属过孔的高度进行调整，灵活性强。其中，第一过孔33的高度可理解为第一过孔33连接至第一导体31的一端到另一端的长度，也即，第一过孔33垂直于基板10方向上的尺寸。第二过孔34的高度可理解为第二过孔34连接至第二导体32的一端到另一端的长度，也即，第二过孔34垂直于基板10方向上的尺寸。
207.由此，第一过孔33、第一电镀金属35与第一导体31连接构成第一导电结构37，第一导电结构37贯穿第一封装器件区41。第二过孔34、第二电镀金属36与第二导体32连接构成第二导电结构38，第二导电结构38贯穿第二封装器件区42。此设置下，相对于现有技术中在基板10上设置框架板以实现上下层的互连所导致的出线位置受限于板面的外周，非出线区占用的板面面积较大的问题。在封装体40内部设置能够实现双面互连的第一导电结构37和第二导电结构38，能够使i/o(input/output，输入/输出)出线的布局位置不受影响，可随应用需求而相应被布置在封装体40内的任意位置。一方面，能够节省框架板所占用的板面面积和空间大小，提高整体的出线面积，从而提升器件的布局面积。另一方面，能够使设置在封装体40内部的器件就近出线，有利于简化走线复杂度和实现线路的最短连接。
208.可以理解的是，现有技术中，框架板中相邻两个通孔之间的孔间距过小后，在长期的电压差条件下，高电压的通孔易长出导电丝，导电丝易到达低电压的通孔而使两个通孔短路。也即为，当前通孔的间距已达到极限，无法进一步密集排布。示例性地，相邻两个通孔之间的中心距为0.5mm。
209.由此，本技术的实施例中，设置第一导电结构37和第二导电结构38还能突破现有技术的互连结构无法进一步密集排布的布局，使得相邻两个互连结构之间的距离能够最大限度的缩短，有利于实现高密化排布。示例性地，相邻两个导电结构的中心距小于或等于0.4mm。
210.一种可能的实施方式中，第一导电结构37的数量为多个，多个第一导电结构37中的一者或多者的深宽比在5:1～15:1的范围内，和/或，第二导电结构38的数量为多个，多个第二导电结构38中的一者或多者的深宽比在5:1～15:1的范围内。
211.其中，第一导电结构37的深宽比可以理解为第一导电结构37的深度与第一导电结构37的宽度的比值，具体为第一导电结构37的深度除以第一导电结构37的宽度所得到的数值。而第一导电结构37的深度可理解为第一导电结构37连接至基板10的一端到另一端的长度(可等同于第一导电结构37的高度)，第一导电结构37的宽度可理解为以平行于基板10的参考面截取第一导电结构37，截取出的横截面的直径(宽度)尺寸。
212.需说明的是，第一导电结构37的深宽比的具体数值既可以为整数数值，也可以为
具有小数的数值，只需满足在5:1～15:1的范围内(包括端点值)即可，对此不做严格限制。
213.第二导电结构38的深宽比可以理解为第二导电结构38的深度与第二导电结构38的宽度的比值，具体为第二导电结构38的深度除以第二导电结构38的宽度所得到的数值。而第二导电结构38的深度可理解为第二导电结构38连接至基板10的一端到另一端的长度(可等同于第二导电结构38的高度)，第二导电结构38的宽度可理解为以平行于基板10的参考面截取第二导电结构38，截取出的横截面的直径(宽度)尺寸。
214.需说明的是，第二导电结构38的深宽比的具体数值既可以为整数数值，也可以为具有小数的数值，只需满足在5:1～15:1的范围内(包括端点值)即可，对此不做严格限制。
215.由此，相对于现有技术中内较低的深宽比，由导体和金属过孔共同构成的导电结构能够实现更高的深宽比，并使得贯穿封装体40的互连结构相对于现有技术而言能穿过更厚的封装体40，有利于适应多场景的应用需求。
216.请继续参阅图3，线路结构50设于封装体40背离基板10的表面，并电连接至第一导体31和第二导体32。也即为，线路结构50能够自第一封装器件区41而延伸至第二封装器件区42，并导通第一导体31和第二导体32。应当理解，由于线路结构50设于封装体40背离基板10的表面，故而线路结构50的形态会跟随封装体40背离基板10的表面的形态变化而变化。也即为，封装体40背离基板10的表面呈台阶状，线路结构50也会相应地呈现台阶状。由此，以封装体40表面的阶梯线路替代现有技术中的平面的电路板，有助于实现多层器件布局的高低错配，能够最大限度的提高空间利用率，降低电路板组件100的整体厚度。
217.而通过设置线路结构50，能够使得封装体40背离基板10的表面具有起到电性连接作用的线路层，能够为实现封装于封装体40内的第一器件21和第二器件22的双面互连提供良好的基础，有利于在局限化的空间布局内实现最短的互连路径及实现电路板组件100的薄型封装，实用性强，可靠性佳。
218.请结合参阅图11和图12，具体而言，线路结构50包括第一焊盘51、第二焊盘52和连接焊盘53，第一焊盘51设于第一封装器件区41背离基板10的表面且与第一导电结构37电连接，第二焊盘52设于第二封装器件区42背离基板10的表面且与第二导电结构38电连接，连接焊盘53覆盖第一封装器件区41和第二封装器件区42的连接处且与第一导电结构37或第二导电结构38电连接。
219.也即为，第一焊盘51设于第一顶面401，第二焊盘52设于第二顶面402，连接焊盘53设于连接面403，并可根据需要而延伸至第一顶面401和/或第二顶面402。而第一焊盘51、第二焊盘52和连接焊盘53均为功能性焊盘，其可以起到电连接、机械固定等作用。也就是说，如果多个元器件(例如可以是电路板、电子元件)通过功能性焊盘相连，则可以通过功能性焊盘传输该多个元器件之间的电信号。
220.换言之，第一焊盘51、第二焊盘52和连接焊盘53上均能够设置电子器件，从而不仅封装体40内部具有电子器件，封装体40的外部也可继续堆叠器件而形成多层堆叠架构，有利于实现器件的高密化排布。
221.需说明的是，本技术的实施例对于第一焊盘51、第二焊盘52和连接焊盘53的数量不做限制，其可以根据实际情况进行选取，仅需满足能够连接电子器件即可。
222.本技术的实施例中，由于封装体40背离基板10的表面能够形成一个或多个台阶结构404，而台阶结构404是由第一封装器件区41和第二封装器件区42的高度差异而形成的，
故而设置在第一封装器件区41上的第一焊盘51与基板10之间的垂直距离和设置在第二封装器件区42上的第二焊盘52与基板10之间的垂直距离不相同。
223.此设置下，在封装体40上再次堆叠器件时，能够将不同高度的器件布局在距基板10距离不同的平面上，从而能够利用不同平面上的焊盘之间的垂直距离，而最大限度的抵消器件之间的高度差异，相对于现有技术中仅能将器件设置于同一平面的焊盘，能够在相同空间大小和器件数量的限制下，有效避免器件叠层数量的增加，有利于器件的高密化排布。
224.而由于第一封装器件区41和第二封装器件区42的连接处呈台阶状，故而覆盖第一封装器件区41和第二封装器件区42连接处的连接焊盘53也呈台阶状。此设置下，连接焊盘53可区别于平面状的焊盘而呈现立体形态，也即为，连接焊盘53能够适应封装体40的过渡处的台阶变化而被布置在台阶处，从而有效避由此，能够根据电路板组件100的布线需求而对线路结构50的组成灵活调整，有利于适应多场景下的应用需求。免了封装体40上可布局器件面积的浪费，并增加了焊盘的数量。而焊盘数量的增加可等同于可供设置的器件的数量的增加，相当于提高了器件的布局密度，有利于适应器件的高密化排布需求。
225.请继续参阅图11和图12，本技术的实施例中，线路结构50可以包括一个或多个层叠设置的子线路结构54。
226.具体而言，如图11所示，当线路结构50包括一个子线路结构54时，相当于单层线路构成了线路结构50。也即为，第一焊盘51、第二焊盘52和连接焊盘53相应地也为单层结构。如图12所示，当线路结构50包括多个子线路结构54时，多个子线路结构54层叠设置，相邻两个子线路结构54之间具有一层绝缘层57。绝缘层57包括连接结构58，,相邻两个子线路结构54通过贯穿绝缘层57的连接结构58彼此电连接。也即为，第一焊盘51、第二焊盘52和连接焊盘53相应地也为多层结构。此设置下，各个焊盘均为多层结构，且相邻两个焊盘之间能够通过绝缘层57的间隔而避免产生桥接的问题，有利于长期保护所形成的线路图形。而在封装体40上形成多层子线路结构54，还能够构成一定的互联系统，使用于互连的设于封装体40内部的第一导体31和第二导体32的数量能够相应地有所减少。
227.一种可能的实施方式中，封装体40背离基板10的表面上需要焊接的线路和基材可被暴露而相应地形成第一焊盘51、第二焊盘52和连接焊盘53，而不需要焊接的线路和基材能够形成阻焊层(图未示)而被遮挡。
228.一方面能够避免焊料浪费，防止焊接工艺中因焊料桥接而产生的电气短路问题，有利于长期保护所形成的线路图形。另一方面因阻焊层具有良好的绝缘性能，有利于防止因灰尘、水汽等外界环境因素造成的绝缘恶化、腐蚀等问题的发生，能够使得电路的高密度化成为可能。
229.本技术的实施例中，与基板10组装后的器件可被塑封而形成台阶形的封装体40，而在封装体40的表面再次组装器件和/或以基板10作为上层板而与多层板组装，均能够实现多层器件的堆叠。如下将通过四个具体实施例而对本技术的实施例中多层器件的堆叠可能性进行说明，其中，基板10上的第一器件21和第二器件22构成电路板组件100的第一层器件20。
230.第一实施例：
231.请参阅图13，电路板组件100还包括第二层器件61，第二层器件61设于封装体40背
离基板10的表面，以实现两层器件堆叠架构。由此，在封装体40上二次组装器件，等同于增加了封装体40背离基板10表面的布局面积，能够使得电路板组件100整体增加一层器件，有效提升多层架构下器件的排布密度。
232.需说明的是，第二层器件61可以为同样高度的电子器件，也可以为具有高矮差异的电子器件，如下将以第二层器件61为具有高矮差异的电子器件为例进行说明，但应当理解，并不以此为限。
233.具体而言，第二层器件61包括第三器件611和第四器件612，第三器件611的高度可理解为第三器件611垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第三器件611本体上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。第四器件612的高度可理解为第四器件612垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第四器件612本体上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。
234.而第三器件611和第四器件612具有高度差，其中，高度可理解为垂直于基板10方向的尺寸。也即为，第三器件611和第四器件612具有高矮差异，两者相较而言，一者为高器件，另一者为矮器件。示例性地，第三器件611可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第四器件612可以为但不限于为电容、电感、晶振、nfc控制芯片、soc或ufs芯片等。
235.需说明的是，第三器件611的数量可以为一个或多个。当第三器件611的数量为多个时，多个第三器件611可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件21的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
236.第四器件612的数量也可以为一个或多个。当第四器件612的数量为多个时，多个第四器件612可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第四器件612的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
237.可以理解的是，由于应用电路板组件100的终端200或电子设备300需要具有更多样化的功能，故而布置的电子元件也就越来越多。而将电子元件分类为第三器件611和第四器件612，能够根据第三器件611和第四器件612的高矮差异而有针对性的对电路板组件100的空间进行布局，有利于缩小电路板组件100所占用的空间，满足电路板组件100的轻薄化和高密化的发展趋势。
238.如下将以第一器件21的高度小于第二器件22的高度，第三器件611的高度小于第四器件612的高度为例进行说明，但应当理解，并不以此为限。
239.一种可能的实施方式中，如图13所示，第三器件611设于第二顶面402，第四器件612设于第一顶面401。从而形成第一器件21与第四器件612对应设置，第二器件22与第三器件611对应设置的器件布局。也即为，能够实现封装体40内部矮器件搭配封装体40外部高器件，封装体40内部高器件搭配封装体40外部矮器件的高矮错落分配。
240.此设置下，在封装体40的表面二次组装器件，一方面，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件100整体的厚度。另一方面，能够充分利用垂直空间，实现空间利用率的最大化，以突破多层器件堆叠架构下，器件高矮差异大造成的堆叠空间浪费问题，使在同一大小的空间下布局更多层器件的可能性成为现实，提
升多层器件堆叠架构的器件布局密度。
241.另一种可能的实施方式中，第三器件611设于第一顶面401，第四器件612设于第二顶面402。由此，利用第一封装器件区41和第二封装器件区42之间的高度差异，能够最大限度的抵消器件之间的高度差异，相对于现有技术中仅能将器件设置于同一平面，能够在相同空间大小和器件数量的限制下，有效避免器件叠层数量的增加，有利于器件的高密化排布。
242.请参阅图14，示例性地，电路板组件100还可包括屏蔽框91，屏蔽框91罩设于封装体40背离基板10的表面，且包围第二层器件61，以使电路板组件100整体具有良好的电磁屏蔽性能。其中，屏蔽框91既可以采用金属材料制成，也可以采用非金属材料制成并在非金属材料的表面增加导电镀层。
243.第二实施例：
244.本实施例中，与第一实施例相同的内容不再赘述，与第一实施例不同的是，基板10为双面板，能够双侧承载电子元件，以实现三层器件堆叠架构。
245.请参阅图15，电路板组件100还包括第三层器件62，第三层器件62设于基板10背离封装体40的表面，也即基板10的下表面102。由此，将基板10由单面板优化为双面板，等同于增加了基板10一个面的布局面积，能够使得电路板组件100整体增加一层器件，空间利用率更高，能够有效提升多层架构下器件的排布密度。
246.需说明的是，第三层器件62的数量可以为一个或多个。当第三层器件62的数量为多个时，多个第三层器件62可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第三层器件62的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
247.一种可能的实施方式中，如图15所示，电路板组件100还包括封装结构70，封装结构70将第三层器件62封装于基板10上。其中，封装结构70可参照第一实施例的封装体40而呈现阶梯状的外观形态，或者，封装结构70也可整体呈现高度一致的外观形态，对此不做严格限制。
248.由此，基板10的双面均能够实现塑封，而基板10双面塑封的翘曲程度会比基板10单面塑封的翘曲程度更小，有利于提高封装的平整度。
249.第三实施例：
250.本实施例中，与第二实施例相同的内容不再赘述，与第二实施例不同的是，将基板10整体作为上层板而与其他板进行组装，以实现四层器件堆叠架构。
251.请参阅图16，电路板组件100还包括电路板80、架高板90和第四层器件63。电路板80与基板10间隔层叠，架高板90连接在基板10和电路板80之间。基板10、电路板80和架高板90围成腔体a，第四层电路板80设于电路板80朝向基板10的表面，第三层器件62和所述第四层器件63均位于腔体a内。
252.由此，采用多层板堆叠技术，等同于增加了电路板80一个面的布局面积，能够使得电路板组件100整体增加一层器件，空间利用率更高，能够有效提升多层架构下器件的排布密度。
253.具体而言，第三层器件62包括第五器件621和第六器件622。第五器件621的高度可理解为第五器件621垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第五器件621本体
上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。第六器件622的高度可理解为第六器件622垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第六器件622本体上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。
254.而第五器件621和第六器件622具有高度差，其中，高度可理解为垂直于基板10方向的尺寸。也即为，第五器件621和第六器件622具有高矮差异，两者相较而言，一者为高器件，另一者为矮器件。示例性地，第五器件621可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第六器件622可以为但不限于为电容、电感、晶振、nfc控制芯片、soc或ufs芯片等。
255.需说明的是，第五器件621的数量可以为一个或多个。当第五器件621的数量为多个时，多个第五器件621可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件21的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
256.第六器件622的数量也可以为一个或多个。当第六器件622的数量为多个时，多个第六器件622可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第六器件622的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
257.请继续参阅图16，第四层器件63包括第七器件631和第八器件632。第七器件631的高度可理解为第七器件631垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第七器件631本体上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。第八器件632的高度可理解为第八器件632垂直于基板10方向上的尺寸，具体而言，尺寸是指：在第八器件632本体上，距离基板10最远的一点到距离该基板10最近的一点的垂直距离。
258.而第七器件631和第八器件632具有高度差，其中，高度可理解为垂直于基板10方向的尺寸。也即为，第七器件631和第八器件632具有高矮差异，两者相较而言，一者为高器件，另一者为矮器件。示例性地，第七器件631可以为但不限于为电阻、电容、wifi芯片、基带芯片、射频芯片或电源管理芯片等。第八器件632可以为但不限于为电容、电感、晶振、nfc控制芯片、soc或ufs芯片等。
259.需说明的是，第七器件631的数量可以为一个或多个。当第七器件631的数量为多个时，多个第七器件631可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第一器件21的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
260.第八器件632的数量也可以为一个或多个。当第八器件632的数量为多个时，多个第八器件632可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第八器件632的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
261.可以理解的是，由于应用电路板组件100的终端200或电子设备300需要具有更多样化的功能，故而布置的电子元件也就越来越多。而将第三层器件62分类为第三器件611和第四器件612，将第四层器件63分类为第五器件621和第六器件622，能够根据各器件的高矮差异而有针对性的对电路板组件100的空间进行布局，有利于缩小电路板组件100所占用的空间，满足电路板组件100的轻薄化和高密化的发展趋势。
262.如下将以第五器件621的高度小于第六器件622的高度，第七器件631的高度小于第八器件632的高度为例进行说明，但应当理解，并不以此为限。
263.一种可能的实施方式中，如图16所示，第五器件621与第八器件632对应设置，第六器件622与第七器件631对应设置。也即为，能够实现在腔体a内实现矮器件搭配高器件，高器件搭配矮器件的高矮错落分配。
264.此设置下，在电路板组件100内部采用两次器件的高矮错位布局，一方面，能够呈现一个较为平整的布局设置，有利于在局限化的空间布局里压缩电路板组件100整体的厚度。另一方面，能够充分利用垂直空间，极大的压缩厚度空间，实现空间利用率的最大化，以突破多层器件堆叠架构下，器件高矮差异大造成的堆叠空间浪费问题，使在同一大小的空间下布局更多层器件的可能性成为现实，提升多层器件堆叠架构的器件布局密度。
265.另一种可能的实施方式中，第五器件621与第七器件631对应设置，第六器件622与第八器件632对应设置。
266.第四实施例：
267.本实施例中，与第三实施例相同的内容不再赘述，与第三实施例不同的是，电路板80为双面板，能够双侧承载电子元件，以实现五层器件堆叠架构。
268.请参阅图17，电路板组件100还包括第五层器件64，第五层器件64设于电路板80背离第四层器件63的表面。由此，将电路板80由单面板优化为双面板，等同于增加了电路板80一个面的布局面积，能够使得电路板组件100整体增加一层器件，空间利用率更高，能够有效提升多层架构下器件的排布密度。
269.另外，由于封装体40表面阶梯线路的应用，使得器件布局高矮错配，五层器件的堆叠厚度与现有技术中四层器件的堆叠厚度相当，相当于在同样的立体空间条件下，多增加一层器件布局，最大限度的提高空间利用率，有利于器件的高密化排布需求。
270.需说明的是，第五层器件64的数量可以为一个或多个。当第五层器件64的数量为多个时，多个第五层器件64可以为相同类型的器件，也可以为不同类型的器件，其可以具有相同的高度，也可以具有不同的高度。也即为，第五层器件64的数量、类型、高度等可以根据实际情况进行选取，对此不做严格限制。
271.本技术的实施例还提供一种电路板组件100的制作方法，关于电路板组件100的结构请参阅图1-图17以及前述描述，在此不在赘述。请参阅图18，电路板组件100的制作方法至少可以包括s100、s200和s300，详细描述如下。
272.s100：提供基板10。
273.s200：在基板10上贴装第一器件21和第二器件22，且在第一器件21所在区域形成第一导体31，在第二器件22所在区域形成第二导体32，其中，第一器件21与第二器件22具有高度差，第一导体31的一端与基板10连接，另一端向远离基板10的方向延伸，第二导体32的一端与基板10连接，另一端向远离基板10的方向延伸，第一导体31与第二导体32具有高度差。
274.s300：在基板10的上表面101形成封装体40，其中，封装体40包括第一封装器件区41和第二封装器件区42，第一封装器件区41和第二封装器件区42具有高度差。
275.以下将对各个步骤分别进行进一步的描述。
276.以下将结合图3和图4来描述上述的步骤s100。
277.s100：提供基板10。
278.可以理解的是，基板10具体可以通过压合、钻孔、电镀、图形、阻焊和表面处理等工艺形成。示例性地，基板10可以为单侧承载电子元件的电路板80。或者，基板10可以为双侧均可承载电子元件的电路板80。
279.以下将结合图15、图18和图19来描述上述的步骤s200。
280.s200：在基板10上贴装第一器件21和第二器件22，且在第一器件21所在区域形成第一导体31，在第二器件22所在区域形成第二导体32，其中，第一器件21与第二器件22具有高度差，第一导体31的一端与基板10连接，另一端向远离基板10的方向延伸，第二导体32的一端与基板10连接，另一端向远离基板10的方向延伸，第一导体31与第二导体32具有高度差。
281.可以理解的是，在在基板10上贴装第一器件21和第二器件22的过程中，可在第一器件21所在区域形成第一导体31，在第二器件22所在区域形成第二导体32。
282.如图19和图20所示，在基板10贴装器件的过程中，在基板10上沿垂直于基板10的方向竖直打第一导体31和第二导体32，形成自基板10竖直而上的导电良体。而第一导体31和第二导体32的相对高低会随着所在区域的第一器件21和第二器件22的相对高低而发生变化，当第一器件21的高度小于第二器件22的高度时，第一导体31的高度会小于第二导体32的高度，反之亦然。示例性地，第一器件21与第二器件22的高度差异可等同于第一导体31与第二导体32之间的高度差异。
283.如图15所示，当基板10为双侧均可承载电子元件的电路板80时，在基板10相背设置的两个表面的其中一个表面贴装第一器件21和第二器件22(两者构成第一层器件)的同时，也可在另一个表面贴装第三层器件62。其中，第三层器件62可以为高度一致的器件，或者，第三层器件62也可以为具有高度差的器件。
284.以下将结合图11、图18、图19和图20来描述上述的步骤s300。
285.s300：在基板10上形成封装体40，其中，封装体40包括第一封装器件区41和第二封装器件区42，第一封装器件区41和第二封装器件区42具有高度差。
286.其中，第一封装器件区41包覆第一器件21，且第一封装器件区41的外表面与第一导体31连接，第二封装器件区42包覆第二器件22，且第二封装器件区42的外表面与第二导体32连接。
287.可以理解的是，第一导体31和第二导体32可以直接与封装体40的外表面连接也可以通过中间媒介而间接连接，如下将仅以通过间接媒介连接为例进行说明，但应当理解，并不以此为限。
288.其中，当基板10为双侧均可承载电子元件的电路板80时，在基板10相背设置的两个表面的其中一个表面形成封装第一器件21和第二器件22的封装体40的同时，在另一个表面形成封装第三层器件62的封装结构70。其中，封装结构70可参照封装体40而为阶梯状的外观形态，或者，封装结构70也可以为高度一致的外观形态。
289.其次，请结合参阅图20、图21、图22-图26，在在基板10上形成封装体40之后，电路板组件100的制作方法还至少包括s310、s320、s330和s340，详细描述如下：
290.s310：在第一封装器件区41的外表面和在第二封装器件区42的外表面分别形成露出第一导体31的第一过孔33和露出第二导体32的第二过孔34。
291.示例性地，如图20所示，可在第一导体31和第二导体32的对应位置，使用激光烧蚀封装体40的表面而形成小孔，以露出第一导体31和第二导体32。
292.s320：在第一过孔33内填充第一电镀金属35和在第二过孔34内填充第二电镀金属36，以使第一过孔33、第一电镀金属35与第一导体31电连接形成第一导电结构37，第二过孔34、第二电镀金属36与第二导体32电连接形成第二导电结构38。
293.示例性地，如图20所示，可电镀填平小孔，以形成自基板10延伸至封装体40背离基板10的表面的贯穿封装体40的具有大深宽比的i/o互连线路。
294.s330：在封装体40的外表面形成与第一导电结构37和第二导电结构38电连接的线路结构50。
295.请结合参阅图11、图22和图23，一种可能的实施方式中，线路结构50包括一个子线路结构54，也即为，线路结构50为单层线路结构50。
296.具体而言，单层线路结构50的形成至少包括如下步骤：
297.s331：在封装体40的外表面形成铜层55。
298.由此，铜层55能够自第一封装器件区41延伸至第二封装器件区42。也即为，铜层55能够均匀覆盖第一顶面401、连接面403和第二顶面402。
299.s332：在铜层55表面形成干膜56。
300.由此，干膜56能够与铜层55贴合紧密且无气泡产生。
301.s333：对干膜56进行曝光及显影处理。
302.由此，能够留下所需的线路图形。
303.s334：以干膜56为掩膜而蚀刻铜层55，以形成子线路结构54。
304.可以理解的是，对铜层55进行蚀刻，能够蚀刻掉非线路区域而留下线路，接着对线路进行表面处理，以完成封装体40表面的阶梯状的单层线路结构50。
305.请结合参阅图12、图24和图25，另一种可能的实施方式中，线路结构50包括多个子线路结构54，也即为，线路结构50为多层线路结构50。
306.具体而言，在单层线路结构50的基础上，也即s231～s234的基础上，多层线路结构50的形成至少包括如下步骤：
307.s335：在子线路结构54上形成绝缘层57。
308.s336：在绝缘层57上形成贯穿绝缘层57且与子线路结构54连接的连接结构58。
309.s337：重复步骤s331～s334以获得两层子线路结构54。或者，多次重复s331～s336以获得多层子线路结构54。
310.s340：在线路结构50上贴装第二层器件61，其中，第一器件21和第二器件22组成电路板组件100的第一层器件。
311.需说明的是，第二层器件61的具体的构成和排布形式可参考电路板组件100里的描述，在此不再赘述。
312.具体而言，请结合参阅图21和图26，在线路结构50上贴装第二层器件61至少包括如下步骤：
313.s341：在第一焊盘51、第二焊盘52和连接焊盘53上施加锡膏。
314.s342：在第一焊盘51、第二焊盘52和连接焊盘53上贴装第二层器件61。
315.s343：进行回流焊接，使第二层器件61与第一焊盘51、第二焊盘52和连接焊盘53连
接。
316.请结合参阅图14-图17、图27，本技术的实施例还提供另一种电路板组件100的制作方法，与前述第一种制作方法相同的内容不再赘述，与第一种制作方法不同的是，电路板组件100的制作方法除s100、s200及s300外，至少还可以包括s400、s500、s600、s700和s800，详细描述如下。
317.s400：在线路结构50背离封装体40的表面贴装第二层器件61。
318.其中，第二层器件61的具体构成和排布方式可参阅电路板组件100实施例中的相关描述，在此不再赘述。
319.s500：在基板10背离封装体40的表面贴装第三层器件62。
320.其中，第三层器件62的具体构成和排布方式可参阅电路板组件100实施例中的相关描述，在此不再赘述。
321.s600：提供电路板80。
322.s700：以电路板80为单面板贴装第四层器件63和架高板90，以使架高板90包围第四层器件63。或者，以电路板80为双面板，在一侧贴装第四层器件63和架高板90，以使架高板90包围第四层器件63，并在另一侧贴装第五层器件64。
323.其中，第四层器件63、第五层器件64和框架板的具体构成和排布方式可参阅电路板组件100实施例中的相关描述，在此不再赘述。
324.s800：将电路板80组装至基板10上的架高板90。
325.可以理解的是，以电路板80作为上层板与架高板90组装，使得基板10与电路板80能够通过架高板90互连，以得到五层器件堆叠的结构。
326.以上对本技术实施例进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。