模块基板和包括该模块基板的半导体模块的制作方法

模块基板和包括该模块基板的半导体模块
1.相关申请的交叉引用
2.本技术要求于2020年10月20日向韩国知识产权局(kipo)提交的韩国专利申请no.10-2020-0135836的优先权，其内容通过引用整体并入本文中。
技术领域
3.示例实施例涉及模块基板和/或包括该模块基板的半导体模块。更具体地，示例实施例涉及用于诸如固态硬盘(ssd)的存储模块的模块基板和/或包括该模块基板的半导体模块。


背景技术：

4.诸如卡式ssd的存储模块可以通过连接器连接到主机系统。用于存储模块的模块基板可以包括作为调试焊盘的测试端子。然而，当设置在模块基板上的电子部件的数目增加并且模块基板具有小的形状因子时，可能难以确保测试端子的设计空间并满足设计规范。


技术实现要素：

5.一些示例实施例提供能够容易地确保测试焊盘的设计空间的模块基板。
6.一些示例实施例提供包括模块基板的半导体模块。
7.根据一些示例实施例，用于半导体模块的模块基板可以包括：布线基板，所述布线基板具有彼此相对的上表面和下表面并且包括形成在其中的布线，所述布线基板具有位于至少一个侧壁中并且在厚度方向上延伸的至少一个通槽；以及通槽测试端子，所述通槽测试端子包括至少一个接触焊盘，所述接触焊盘的表面从所述通槽的内壁暴露。所述接触焊盘与从所述布线基板的所述侧壁延伸的竖直平面间隔开。
8.根据一些示例实施例，用于半导体模块的模块基板可以包括：布线基板，所述布线基板包括第一绝缘层至第五绝缘层以及位于所述第一绝缘层至所述第五绝缘层之间的第一导电图案至第四导电图案，所述布线基板具有至少一个通槽，所述通槽位于所述布线基板的至少一个侧壁中并且在所述第一绝缘层至所述第五绝缘层的堆叠方向上延伸；以及通槽测试端子，所述通槽测试端子包括第一接触焊盘至第四接触焊盘，所述第一接触焊盘至所述第四接触焊盘分别电连接到所述第一导电图案至所述第四导电图案，所述第一接触焊盘至所述第四接触焊盘的表面从所述通槽的内壁暴露。所述第一接触焊盘至所述第四接触焊盘与从所述布线基板的所述侧壁延伸的竖直平面间隔开。所述通槽的所述内壁的与所述布线基板的所述侧壁接触的两个端部之间的第一距离在200μm至800μm的范围内，并且所述第一接触焊盘至所述第四接触焊盘中的每个接触焊盘与所述竖直平面之间的第二距离在80μm至320μm的范围内。
9.根据一些示例实施例，半导体模块可以包括：布线基板，所述布线基板包括多个绝缘层以及分别位于所述多个绝缘层上的多个导电图案，所述布线基板具有至少一个通槽，
所述通槽位于至少一个侧壁中并且在所述绝缘层的堆叠方向上延伸；半导体器件，所述半导体器件位于所述布线基板的上表面或下表面上；以及通槽测试端子，所述通槽测试端子电连接到所述多个导电图案以电性检查所述半导体器件，所述通槽测试端子包括多个接触焊盘，所述多个接触焊盘的表面从所述通槽的内壁暴露。所述多个接触焊盘的暴露表面可以沿着所述通槽的所述内壁布置并且可以与从所述布线基板的所述侧壁延伸的竖直平面间隔开。
10.根据一些示例实施例，半导体模块可以包括模块基板和位于所述模块基板上的半导体器件。所述模块基板可以包括布线基板和通槽测试端子，所述布线基板具有位于侧壁中并且沿厚度方向延伸的至少一个通槽，所述通槽测试端子具有从所述通槽的内壁暴露的至少一个接触焊盘。
11.所述通槽测试端子可以包括位于所述通槽的所述内壁上并且在所述厚度方向上彼此间隔开的多个接触焊盘。所述通槽测试端子可以与从所述布线基板的所述侧壁延伸的竖直平面间隔开一定距离。所述通槽测试端子可以与从所述布线基板的上表面或下表面延伸的水平平面间隔开一定距离。
12.因此，用于检查半导体器件的接口信号连接端子可以布置在具有小或微小的形状因子的布线基板的侧壁中，从而确保用于调试焊盘的设计空间。另外，因为铜接触焊盘没有从所述布线基板的侧壁暴露，所以可以在满足pcb设计规范的同时提高与所述检查弹簧针的接触可靠性。
附图说明
13.根据以下结合附图的详细描述，将更清楚地理解一些示例实施例。图1至图14表示如本文所述的非限制性示例实施例。
14.图1是示出根据一些示例实施例的存储模块的俯视图。
15.图2是图1中部分“i”的放大透视图。
16.图3是示出根据一些示例实施例的存储模块的检查焊盘部分的一部分的俯视图。
17.图4是沿着图3中的线a-a'截取的截面图。
18.图5是示出图3中的检查焊盘部分的通槽测试端子的透视图。
19.图6是图5中的通槽测试端子的第四接触焊盘的俯视图。
20.图7是图5中的通槽测试端子的正视图。
21.图8是示出根据一些示例实施例的存储模块的检查焊盘部分的一部分的俯视图。
22.图9是沿着图8中的线b-b'截取的截面图。
23.图10是示出图8中的检查焊盘部分的通槽测试端子的透视图。
24.图11是示出图10中的通槽测试端子的第四接触焊盘和镀覆图案的俯视图。
25.图12是示出图10中的通槽测试端子的正视图。
26.图13是示出根据一些示例实施例的形成在布线基板中的通槽测试端子的横截面图。
27.图14是示出根据一些示例实施例的存储模块的俯视图。
具体实施方式
28.在下文中，将参照附图详细说明一些示例实施例。
29.图1是示出根据一些示例实施例的存储模块的俯视图。图2是图1中部分“i”的放大透视图。
30.参照图1和图2，存储模块10可以包括模块基板100、安装在模块基板100上的半导体器件200和设置在模块基板100的外围区域中的检查焊盘部分300。此外，存储模块10还可以包括布置在模块基板100上的无源器件210。
31.在一些示例实施例中，模块基板100可以是具有彼此相对的上表面和下表面的多层电路基板。例如，模块基板100可以是印刷电路板(pcb)。如稍后描述的，pcb可以包括在其表面上或表面中的布线以及连接到布线的通路。布线可以包括用于将半导体器件和无源器件互连的导电图案。
32.模块基板100可以在第一方向(x方向)上延伸。模块基板100可以具有矩形或正方形。模块基板100可以具有彼此相对的第一侧壁s1和第二侧壁s2、与第一侧壁s1相邻的第三侧壁s3以及与第三侧壁s3相对的第四侧壁s4。具有用于与主机系统(未示出)连接的连接端子的连接器150可以设置在模块基板100的第三侧壁s3中。
33.模块基板100可以具有小或微小的形状因子(f/f)形状。模块基板100可以提供22
×
30f/f的设计空间。模块基板100在第一方向上的长度l1可以是30mm，并且模块基板100在第二方向(y方向)上的长度l2可以是22mm。然而，将理解的是，模块基板的尺寸不限于此。
34.在一些示例实施例中，半导体器件200可以包括包含ssd控制器、非易失性存储器件和缓冲存储器件的bga型多芯片封装件。半导体器件200可以安装在模块基板100上，使得存储模块10被提供为固态硬盘(ssd)。ssd可以用于替代个人电脑(pc)、笔记本等中的硬盘。ssd可以用在诸如智能手机、平板pc、数码相机、mp3播放器或pda等的移动设备中。
35.ssd控制器可以使用主机接口与主机传送信号。主机接口可以包括通用串行总线(usb)、小型计算机系统接口(scsi)、外围组件互连(pci)快速、先进技术附件(ata)、并行ata、串行ata、串行附加scsi等。在这里，在ssd控制器与主机之间传送的信号可以包括命令、地址、数据等。ssd控制器可以对从主机输入的信号进行分析和处理。
36.多个非易失性存储器件可以用作ssd的存储介质。例如，非易失性存储器件可以包括nand闪存。非易失性存储器件可以通过至少一个通道ch连接到ssd控制器。ssd可以使用诸如相变随机存取存储器(pram)、磁性ram(mram)、电阻ram(reram)或铁电(fram)的非易失性存储器作为存储介质，以代替闪存。
37.缓冲存储器件可以用作临时存储从主机接收到的数据或临时存储从非易失性存储器件读取的数据的缓冲区。此外，缓冲存储器件可以用于驱动用于有效管理非易失性存储器件的软件s/w。此外，缓冲存储器件可以用于存储从主机接收到的元数据和/或可以用于存储缓存数据。
38.例如，缓冲存储器件可以包括至少一个动态ram(dram)芯片。ssd可以通过用易失性存储器(例如，静态ram(sram))或非易失性存储器(例如，闪存、fram、mram、reram或fram)替换dram来实现。
39.在一些示例实施例中，无源器件可以布置在模块基板100的上表面或下表面上。无源器件可以包括电感器、电容器、寄存器等。
40.存储模块10还可以包括用于调整施加到半导体器件的电力的电源管理集成电路(ic)(pmic)。
41.在一些示例实施例中，检查焊盘部分300可以包括设置在模块基板100的外围区域中的测试端子312、322，以电测试半导体器件200。测试端子可以通过诸如信号线的布线来电连接到半导体器件200。半导体器件200可以通过将测试端子连接到作为测试器的连接端子(未示出)的弹簧针(pogo pin)来进行电测试。
42.例如，检查焊盘部分300可以包括12个测试端子312、322(2
×
6引脚)。检查焊盘部分300可以包括两个通槽测试端子312和十个通孔测试端子322。在这种情况下，测试器的连接端子可以包括与测试端子对应的12个弹簧针。检查焊盘部分300的测试端子312、322可以用于调试半导体器件200的固件代码。例如，在ssd产品的研发和量产阶段，可以使用测试端子312、322作为输入/输出信号引脚来执行测试任务，以在驱动半导体器件200时发现和纠正逻辑错误或异常运行(漏洞(bug))。
43.如稍后所述，通槽测试端子312可以设置为被暴露于在模块基板100的第一侧壁s1中形成的通槽120的内壁。通孔测试端子322可以形成在穿透模块基板100的通孔122的内壁上。通孔测试端子322可以包括贯穿通孔。
44.在下文中，将说明检查焊盘部分的通槽测试端子。
45.图3是示出根据一些示例实施例的存储模块的检查焊盘部分的一部分的俯视图。图4是沿着图3中的线a-a'截取的横截面图。图5是示出图3中的检查焊盘部分的通槽测试端子的透视图。图6是图5中的通槽测试端子的第四接触焊盘的俯视图。图7是图5中的通槽测试端子的正视图。
46.参照图3至图7，模块基板100可以包括布线基板和设置在布线基板的通槽120的内壁中的通槽测试端子312。通槽测试端子312可以包括设置在通槽120的内壁中的至少一个接触焊盘。贯穿本公开，模块基板100可以互换地被称为布线基板。
47.在一些示例实施例中，布线基板可以包括堆叠的多个绝缘层和分别设置在绝缘层中的导电图案。
48.例如，第一绝缘层110a、第二绝缘层110b、第三绝缘层110c、第四绝缘层110d、第五绝缘层110e可以彼此顺序堆叠。第一绝缘层110a可以是下覆盖绝缘层，第二绝缘层110b可以是下绝缘层，第三绝缘层110c可以是芯层，第四绝缘层110d可以是上绝缘层，并且第五绝缘层110e可以是上覆盖绝缘层。
49.例如，绝缘层可以包括具有诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂的绝缘材料。绝缘层可以包括布满诸如有机纤维(玻璃纤维)的芯材的树脂，例如预浸料、fr-4或双马来酰亚胺三嗪树脂(bismaleimide triazine，bt)。
50.第一导电图案310a可以形成在第二绝缘层110b的下表面上，并且第二导电图案310b可以形成在第二绝缘层110b的上表面上。第三导电图案310c可以形成在第四绝缘层110d的下表面上，并且第四导电图案310d可以形成在第四绝缘层110d的上表面上。例如，导电图案可以包括诸如铜或铝的金属材料。
51.将理解的是，绝缘层和导电图案的布置和数目是示例性的，并且不限于此。
52.至少一个通槽120可以设置在模块基板100的第一侧壁s1中。通槽120可以在模块基板100的厚度方向上延伸，即，在绝缘层的堆叠方向(z方向)上延伸。当在俯视图中观察
时，通槽120可以具有从第一侧壁s1向内部凹陷的形状。例如，当在俯视图中观察时，通槽120可以具有半圆形或半椭圆形或梯形。
53.如图4和图5所示，第一绝缘层110a、第二绝缘层110b、第三绝缘层110c、第四绝缘层110d、第五绝缘层110e可以分别具有设置在其侧壁中的第一半圆形孔120a、第二半圆形孔120b、第三半圆形孔120c、第四半圆形孔120d和第五半圆形孔120e。通槽120可以包括第一半圆形孔120a、第二半圆形孔120b、第三半圆形孔120c、第四半圆形孔120d和第五半圆形孔120e。
54.第一导电图案310a可以设置在第二绝缘层110b的下表面上以在第二方向上朝向通槽120的内壁延伸，并且第一导电图案310a的端部可以从通槽120的内壁暴露。从通槽120的内壁暴露的第一导电图案310a的端部可以被称为第一接触焊盘312a。第一接触焊盘312a可以与第一导电图案310a一体地形成。第一接触焊盘312a的宽度可以大于第一导电图案310a的宽度(例如，除了第一导电图案310a的端部之外的部分的宽度)。在这种情况下，第一接触焊盘312a可以沿着第二半圆形孔120b的内壁延伸期望的(或者可替代地，预定的)长度。
55.第二导电图案310b可以设置在第二绝缘层110b的上表面上以在第二方向上朝向通槽120的内壁延伸，并且第二导电图案310b的端部可以从通槽120的内壁暴露。从通槽120的内壁暴露的第二导电图案310b的端部可以被称为第二接触焊盘312b。第二接触焊盘312b可以与第二导电图案310b一体地形成。第二接触焊盘312b的宽度可以大于第二导电图案310b的宽度(例如，除了第二导电图案310b的端部之外的部分的宽度)。在这种情况下，第二接触焊盘312b可以沿着第二半圆形孔120b的内壁延伸期望的(或者可替代地，预定的)长度。
56.第三导电图案310c可以设置在第四绝缘层110d的下表面上以在第二方向上朝向通槽120的内壁延伸，并且第三导电图案310c的端部可以从通槽120的内壁暴露。从通槽120的内壁暴露的第三导电图案310c的端部可以被称为第三接触焊盘312c。第三接触焊盘312c可以与第三导电图案310c一体地形成。第三接触焊盘312c的宽度可以大于第三导电图案310c的宽度(例如，除了第三导电图案310c的端部以外的部分的宽度)。在这种情况下，第三接触焊盘312c可以沿着第四半圆形孔120d的内壁延伸期望的(或者可替代地，预定的)长度。
57.第四导电图案310d可以设置在第四绝缘层110d的上表面上以在第二方向上朝向通槽120的内壁延伸，并且第四导电图案310d的端部可以从通槽120的内壁暴露。从通槽120的内壁暴露的第四导电图案310d的端部可以被称为第四接触焊盘312d。第四接触焊盘312d可以与第四导电图案310d一体地形成。第四接触焊盘312d的宽度v可以大于第四导电图案310d的宽度w(例如，除了第四导电图案310d的端部之外的部分的宽度)。在这种情况下，第四接触焊盘312d可以沿着第四半圆形孔120d的内壁延伸期望的(或者可替代地，预定的)长度v。
58.因此，通槽测试端子312可以包括第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d，每个接触焊盘的表面从通槽120的内壁暴露。第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d可以在堆叠方向上彼此间隔开。测试器的弹簧针可以插入通槽120中以同时接触第一接触焊盘312a、第二接触焊
盘312b、第三接触焊盘312c和第四接触焊盘312d。
59.第一导电图案310a、第二导电图案310b、第三导电图案310c和第四导电图案310d可以连接到一个通路324。通路324可以通过信号线311电连接到半导体器件200。因此，通槽测试端子312可以通过通路324和信号线311电连接到半导体器件200。
60.如图6和图7所示，通槽测试端子312可以与从第一侧壁s1延伸的竖直平面m间隔开期望的(或者可替代地，预定的)距离d1。第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d的暴露表面可以与竖直平面m间隔开期望的(或者可替代地，预定的)距离d1。
61.例如，通槽120的内壁的与第一侧壁s1接触的两个端部之间的距离即通槽120的直径d可以在200μm至800μm的范围内。接触焊盘与竖直平面m之间的间隔距离可以在80μm至320μm的范围内。
62.此外，通槽测试端子312可以与第一水平平面n1和第二水平平面n2中的每个水平平面或任一水平平面间隔开期望的(或者可替代地，预定的)距离d2，第一水平平面n1是从布线基板的下表面104延伸的平面，并且第二水平平面n2是从布线基板的上表面102延伸的平面。第一接触焊盘312a的暴露表面可以与第一水平平面n1间隔开期望的(或者可替代地，预定的)距离d2。第四接触焊盘312d的暴露表面可以与第二水平平面n2间隔开期望的(或者可替代地，预定的)距离d2。
63.例如，布线基板的厚度可以在400μm至1600μm的范围内，并且第一接触焊盘312a与第一水平平面n1之间的距离以及第四接触焊盘312d与第二水平平面n2之间的距离可以在50μm至200μm的范围内。
64.通槽测试端子312可以占据通槽120的内壁面积的一部分。例如，第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d的暴露表面可以至少占据通槽120的内壁面积的20％。
65.如上所述，半导体模块10可以包括模块基板100和安装在模块基板100上的半导体器件200。模块基板100可以包括布线基板，布线基板具有位于其侧壁中并在其厚度方向上延伸的至少一个通槽120以及具有从通槽120的内壁暴露的至少一个接触焊盘的通槽测试端子312。
66.通槽测试端子312可以包括在布线基板的厚度方向上彼此间隔开地设置在通槽120的内壁上的第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d。通槽测试端子312可以与从第一侧壁s1延伸的竖直平面m间隔开期望的(或者可替代地，预定的)距离d1。通槽测试端子312可以与从布线基板的上表面102和下表面104延伸的第一水平平面n1和第二水平平面n2间隔开期望的(或者可替代地，预定的)距离d2。
67.因此，用于半导体器件的检查的接口信号连接端子可以布置在具有小或微小的形状因子的布线基板的侧壁中，从而确保用于调试焊盘的设计空间。此外，因为铜接触焊盘没有从布线基板的侧壁暴露出来，所以可以在满足pcb设计规范的同时提高与检查弹簧针的接触可靠性。
68.图8是示出根据一些示例实施例的存储模块的检查焊盘部分的一部分的俯视图。图9是沿着图8中的线b-b'截取的截面图。图10是示出图8中的检查焊盘部分的通槽测试端子的透视图。图11是示出图10中的通槽测试端子的第四接触焊盘和镀覆图案的俯视图。图
12是图10中的通槽测试端子的正视图。除了附加镀覆图案的配置之外，通槽测试端子可以与参照图3至图7描述的通槽测试端子相同或基本相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步重复的说明。
69.参照图8至图12，通槽测试端子可以包括设置在通槽120的内壁中的至少一个接触焊盘和位于通槽120的内壁上以覆盖接触焊盘的镀覆图案314。
70.在一些示例实施例中，镀覆图案314可以设置在通槽120的内壁上并且在布线基板的厚度方向(z方向)上延伸期望的(或者可替代地，预定的)长度。
71.如图9和图10所示，镀覆图案314可以与第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d的暴露表面接触。镀覆图案314可以覆盖第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d的暴露表面以及位于它们之间的第二绝缘层110b、第三绝缘层110c和第四绝缘层110d的表面的一部分。
72.镀覆图案314可以通过第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d电连接到第一导电图案310a、第二导电图案310b、第三导电图案310c和第四导电图案310d。第一导电图案310a、第二导电图案310b、第三导电图案310c和第四导电图案310d可以连接到一个通路324。因此，通槽测试端子可以通过通路324和信号线311电连接到半导体器件200。
73.可以通过电镀工艺在通槽120的内壁上形成镀覆层，然后可以通过蚀刻工艺或钻孔工艺将镀覆层图案化以形成镀覆图案314。例如，镀覆图案可以包括诸如铜或镍的金属材料。
74.如图11和图12所示，镀覆图案314可以与从第一侧壁s1延伸的竖直平面m间隔开期望的(或者可替代地，预定的)距离d3。镀覆图案314可以相对于通槽120的中心具有中心角θ。中心角θ可以具有30度至70度的角度范围。
75.例如，通槽120的内壁与第一侧壁s1接触的两个端部之间的距离即通槽120的直径d可以在200μm至800μm的范围内。镀覆图案与竖直平面m之间的间隔距离可以在60μm至300μm的范围内。
76.此外，镀覆图案314可以与第一水平平面n1和第二水平平面n2中的每个水平平面或任一水平平面间隔开期望的(或者可替代地，预定的)距离d4，第一水平平面n1是从布线基板的下表面104延伸的平面，并且第二水平平面n2是从布线基板的上表面102延伸的平面。镀覆图案314的下表面可以与第一水平平面n1间隔开距离d4。镀覆图案314的上表面可以与第二水平平面n2间隔开期望的(或者可替代地，预定的)距离d4。
77.例如，布线基板的厚度可以在400μm至1600μm的范围内，并且镀覆图案314的下表面与第一水平平面n1之间的距离以及镀覆图案314的上表面与第二水平平面n2之间的距离可以在50μm至200μm的范围内。
78.镀覆图案314可以占据通槽120的内壁面积的一部分。例如，镀覆图案314可以至少占据通槽120的内壁面积的40％。
79.图13是示出根据一些示例实施例的形成在布线基板中的通槽测试端子的横截面图。
80.参照图13，通槽测试端子可以包括从通槽120的内壁暴露的第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d，并且第一接触焊盘312a、第二接
触焊盘312b、第三接触焊盘312c和第四接触焊盘312d可以连接分别连接到第一导电图案310a、第二导电图案310b、第三导电图案310c第四导电图案310d。
81.在一些示例实施例中，第三导电图案310c和第四导电图案310d可以连接到第一通路324a，并且第一通路324a可以通过第一信号线311a电连接到半导体器件200。第一导电图案310a和第二导电图案310b可以连接到第二通路324b，并且第二通路324b可以通过第二信号线311b电连接到半导体器件200。
82.例如，第一通路324a和第二通路324b可以包括盲通路或掩埋通路。
83.因此，当测试器的弹簧针插入通槽120中以同时接触第一接触焊盘312a、第二接触焊盘312b、第三接触焊盘312c和第四接触焊盘312d时，可以根据第一接触焊盘至第四接触焊盘的内部信号连接状态来控制检查模式或运行模式(调试模式或运行模式)。
84.图14是示出根据一些示例实施例的存储模块的俯视图。除了检查焊盘部分的配置之外，存储模块可以与参照图1描述的存储模块相同或基本相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步重复的说明。
85.参照图14，存储模块11的检查焊盘部分300可以设置在形成在模块基板100的至少一个侧壁中的通槽120中。检查焊盘部分300可以包括分别设置在通槽120中的通槽测试端子312。通槽测试端子可以与参照图3至图7描述的通槽测试端子相同或基本相似。
86.在一些示例实施例中，检查焊盘部分300的测试端子可以仅设置在形成在布线基板的侧壁中的通槽120中。
87.例如，通槽120可以形成在第一侧壁s1中以沿着第一方向(x方向)彼此间隔开。通槽测试端子可以分别设置在通槽120的内壁上。例如，检查焊盘部分可以包括10个通槽测试端子。然而，通槽测试端子的布置和数目可以不限于此。
88.因此，因为测试焊盘仅设置在布线基板的侧壁上，所以可以充分确保用于电子部件和接口信号连接焊盘的设计空间。
89.根据一些示例实施例的存储模块已经被描述为应用于ssd，但是可以不限于此，并且存储模块可以被实现为包括多个存储器件的半导体模块。
90.本公开中公开的主机(或主机系统)和存储模块可以被实现为处理电路，例如包括逻辑电路的硬件或者诸如执行软件的处理器的硬件和软件的组合。例如，处理电路可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
91.上文是对一些示例实施例的说明并且不应被解释为对这些示例实施例进行限制。尽管已经描述了几个示例实施例，但是本领域技术人员将容易理解的是，在实质上不脱离本发明构思的新颖教导和优点的情况下，在所公开的示例实施例中可以进行许多修改。因此，对所公开的示例实施例的所有此类修改旨在被包括在所附权利要求的范围内。