一种NRZ码转换电路、转换方法及NRZ码转换器与流程

一种nrz码转换电路、转换方法及nrz码转换器
技术领域
1.本发明涉及信号处理技术领域，尤其涉及一种nrz码转换电路、转换方法及nrz码转换器。


背景技术：

2.在标准的100base-t1协议中，传输的是三电平脉冲幅度调制信号，即pam3(pulse amplitude modulation)信号。pam3信号具有-1、0和1三个电平，在接收时为了从这三电平数据中恢复出信号时钟，需要将pam3信号转换成双电平的不归零编信号，即nrz(non-return-to-zero)信号。
3.图1为现有技术实际传输中的pam3波形示意图，可参考图1所示，pam3信号相邻电平的转换边沿称作短边沿，即0到1、0到-1、1到0以及-1到0这四种边沿，此时，转换得到的nrz称为短边沿转换输出信号；pam3信号不相邻电平的转换边沿称作长边沿，即1到-1和-1到1这两种边沿，此时，转换得到的nrz称为长边沿转换输出信号。当通过pam3-nrz信号转换电路进行转换时，转换得到的nrz信号的边沿周期需要正确的反映出pam3信号的时钟边沿周期。
4.图2为现有技术中pam3-nrz的转换电路示意图，可参考图2所示，如图2所示，传统的信号转换方法是将pam3信号分别输入到两个比较器(为了便于描述，将两个比较器命名为比较器a和比较器b)的输入端，比较器a用于提取-1到1、0到1、1到0、1到-1的pam3信号边沿，比较器b用于提取-1到1、0到-1、-1到0、1到-1的pam3信号边沿，比较器a和比较器b的输出端与同一或门电性连接，或门进行或逻辑运算后，输出的信号即为nrz信号。在现有的转换电路中，nrz信号的转换在两个比较器之间极易受pam3信号长边沿的影响，而或门为了将pam3信号转换成nrz信号，其对pam3信号边沿的转换时间要求很短，极其苛刻，一旦pam3信号长边沿的转换时间变慢时，两个比较器输出边沿的交叉点电平会低于或门的高低电平阈值vth，得到一个负脉冲信号，即把一个长边沿转换成了两个边沿，即nrz信号实际上是把pam3信号长边沿转换了两遍，导致改变了数据的周期。然而，为了降低电磁干扰(electromagnetic interference，简称emi)问题，发射的三电平脉冲信号的边沿转换时间不能太快，同时由于信道通路上的匹配电路、共轭电感(common mode choke，简称cmc)电路、esd(electro static discharge)电路和双绞线的衰减，使得接收后的三电平脉冲信号的边沿转换时间并不固定，甚至进一步加大。因此，为了避免pam3信号长边沿的转换改变nrz信号的时钟周期，现在亟需一种nrz码转换电路、转换方法及nrz码转换器来解决上述问题。


技术实现要素：

5.针对现有技术存在的问题，本发明提供一种nez码转换电路、转换方法及nrz码转换器。
6.本发明提供一种nrz码转换电路，包括第一比较器、第二比较器、第一上升沿延缓
电路、第二上升沿延缓电路和或门，其中：
7.所述第一比较器和所述第二比较器，用于输入待转换的pam信号；
8.所述第一上升沿延缓电路的输入端连接所述第一比较器的输出端，用于将第一信号的上升沿进行延缓处理，得到第二信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；
9.所述第二上升沿延缓电路的输入端连接所述第二比较器的输出端，用于将第三信号的上升沿进行延缓处理，得到第四信号，其中，所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之后，所述第二比较器输出的信号；
10.所述或门，用于输出由所述pam信号转换得到的目标信号，所述目标信号是由所述第二信号和所述第四信号在经过所述或门之后，转换得到的nrz信号。
11.根据本发明提供的一种nrz码转换电路，所述nrz码转换电路还包括第一整形电路和第二整形电路，其中：
12.所述第一整形电路的输入端连接所述第一上升沿延缓电路的输出端，用于对所述第二信号进行反相，得到第五信号；
13.所述第二整形电路的输入端连接所述第二上升沿延缓电路的输出端，用于对所述第四信号进行反相，得到第六信号；
14.其中，所述第一整形电路和所述第二整形电路的输出端连接所述或门的输入端，以使得所述第五信号和所述第六信号经过所述或门生成nrz信号。
15.根据本发明提供的一种nrz码转换电路，所述第一上升沿延缓电路包括第一pmos管和第一nmos管，所述第二上升沿延缓电路包括第二pmos管和第二nmos管，其中：
16.所述第一pmos管和所述第一nmos管的栅极连接所述第一比较器的输出端，所述第一pmos管的漏极连接所述第一nmos管的漏极；
17.所述第二pmos管和所述第二nmos管的栅极连接所述第二比较器的输出端，所述第二pmos管的漏极连接所述第二nmos管的漏极；
18.其中，所述第一比较器和所述第二比较器输出的信号，通过所述第一pmos管和所述第一nmos管的漏极，以及所述第二pmos管和所述第二nmos管的漏极发送到所述或门。
19.根据本发明提供的一种nrz码转换电路，所述第一整形电路包括第三pmos管和第三nmos管，所述第二整形电路包括第四pmos管和第四nmos管，其中：
20.所述第三pmos管和所述第三nmos管的栅极连接所述第一上升延缓电路的输出端，所述第三pmos管和所述第三nmos管的漏极连接所述或门的输入端；
21.所述第四pmos管和所述第四nmos管的栅极连接所述第二上升延缓电路的输出端，所述第四pmos管和所述第四nmos管的漏极连接所述或门的输入端。
22.根据本发明提供的一种nrz码转换电路，所述第一pmos管和所述第二pmos管的宽长比小于第一预设宽长比阈值，且大于第二预设宽长比阈值，其中，所述第一预设宽长比阈值和所述第二预设宽长比阈值均小于1。
23.本发明还提供一种基于上述任一所述nrz码转换电路的nrz码转换方法，包括：
24.将待转换的pam信号分别输入到第一比较器和第二比较器，得到第一信号和第三信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之
后，所述第二比较器输出的信号；
25.通过第一上升沿延缓电路，对所述第一信号的上升沿进行延缓处理，得到第二信号；通过第二上升沿延缓电路，对所述第三信号的上升沿进行延缓处理，得到第四信号；
26.将所述第二信号和所述第四信号输入到或门，得到nrz信号。
27.根据本发明提供的一种nrz码转换方法，在所述将所述第二信号和所述第四信号输入到或门，得到nrz信号之前，所述方法还包括：
28.分别对所述第二信号和所述第四信号进行反相处理，得到反相处理后的第二信号和反相处理后的第四信号；
29.将所述反相处理后的第二信号和所述反相处理后的第四信号，输入到所述或门，得到nrz信号。
30.本发明还提供一种nrz码转换器，所述nrz码转换器包括上述任一所述的nrz码转换电路。
31.本发明提供的nrz码转换电路、转换方法及nrz码转换器，通过设置上升沿延缓电路，可减小在转换nrz码时，对输入的pam码边沿转换时间的敏感度，进而消除相应的长边沿pam码带来的nrz转换错误；同现有技术相比，本发明可控、简便可行，降低了现有技术对输入边沿苛刻的要求，以及电路对边沿转换时间的敏感性，从而解决了由于pam上升沿转换时间变慢，而引起的长边沿转换nrz后改变数据的周期问题。
附图说明
32.为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1为现有技术实际传输中的pam3波形示意图；
34.图2为现有技术中pam3-nrz的转换电路示意图；
35.图3为现有信号转换电路在转换pam3信号时各模块输出信号的波形示意图；
36.图4为现有技术中比较器输出对比示意图；
37.图5为本发明提供的nrz码转换电路的结构示意图；
38.图6为本发明提供的上升沿延缓电路和整形电路的电路结构示意图；
39.图7为本发明提供的nrz码转换电路的整体结构示意图；
40.图8为本发明提供的经上升沿延缓电路和整形电路处理后的波形示意图；
41.图9为本发明提供的经上升沿延缓电路和整形电路处理后的信号波形示意图；
42.图10为本发明提供的nrz码转换方法的流程示意图；
43.图11为本发明提供的电子设备的结构示意图。
具体实施方式
44.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳
动前提下所获得的所有其他实施例，都属于本发明保护的范围。
45.图3为现有信号转换电路在转换pam3信号时各模块输出信号的波形示意图，可参考图1和图3所示，a部分表示现有信号转换电路中比较器a输出信号的波形，b部分表示现有信号转换电路中比较器b输出信号的波形，c部分表示现有信号转换电路中或门输出信号的波形。可参考图3所示，在使用现有信号转换方法时，当输入的pam3信号的1到0以及0到1的短边沿变化时，比较器a的输出产生变化信号，而比较器b的输出不变；当pam3信号的-1到0以及0到-1的短边沿变化时，比较器b输出产生变化信号，而比较器a的输出不变；但当pam3信号的1到-1以及-1到1的长边沿变化时，比较器a和比较器b的输出均产生变化信号。
46.因此，nrz信号的转换在两个比较器之间极易受pam3信号长边沿的影响，而或门为了将pam3信号转换成nrz信号，其对pam3信号边沿的转换时间要求很短，极其苛刻，一旦pam3信号长边沿的转换时间变慢时，两个比较器的输出边沿的交叉点电平会低于或门的高低电平阈值vth，从而得到一个负脉冲信号，即把一个长边沿转换成了两个边沿，即nrz信号实际上是把pam3信号长边沿转换了两遍，导致改变了数据的周期。然而，为了降低emi问题，发射的三电平脉冲信号的边沿转换时间不能太快，同时由于信道通路上的匹配电路、cmc电路、esd电路和双绞线的衰减，使得接收后的三电平脉冲信号的边沿转换时间并不固定，甚至进一步加大。
47.为了避免上述情况的出现，现有技术提出让其中一个比较器永远输出0，例如，将比较器b持续输出0，那么所得到的nrz信号就是由比较器a所输出的信号转换成的，但是该nrz信号也可能是由-1到1和0到1的两种pam3信号边沿转换而成的，而-1到1的边沿属于pam3信号的长边沿，0到1的边沿属于pam3信号的短边沿，两者的转换时间不同，经过比较器a输出的占空比也不同，如此转换得到的nrz信号变成是由两种不同的占空比信号组成的，并未从根源上改善该信号转换方法。
48.可参考图3所示，当输入为短边沿时，只有一个比较器输出边沿信号；当输入为长边沿时，两个比较器都输出边沿信号。比如输入为-1到1，比较器a输出上升边沿信号在t2时刻到达逻辑高电平，比较器b在t1时刻由逻辑高电平输出下降边沿信号。同理，输入为1到-1时，比较器a在t3时刻由逻辑高电平输出下降边沿信号，比较器b输出上升边沿信号在t4时刻到达逻辑高电平。图4为现有技术中比较器输出对比示意图，可参考图4所示，当t2比较接近t1时，比较器b输出的下降边沿与比较器a输出的上升边沿相交于m点的电平，高于逻辑高低的判断阈值vth；同理，当t4比较接近t3时，比较器a输出的下降边沿与比较器b输出的上升边沿相交于n点的电平，高于逻辑高低的判断阈值vth，此时或运算的输出为高，消除了长边沿转换输出信号。但当输入边沿变缓时，t2与t1距离加大，m点的电平低于逻辑高低的判断阈值vth，t4与t3距离加大，n点的电平低于逻辑高低的判断阈值vth，此时或运算的输出为低脉冲，即出现两个边沿。即得到的nrz信号实际上是把pam3信号长边沿转换了两遍，导致改变了数据的周期。
49.因此，为了避免pam3信号长边沿的转换改变nrz信号的时钟周期，以及为了消除pam3信号长边沿和pam3信号短边沿各自转换时间不同，而引起nrz信号占空比不同的问题，本发明提出了一种对边沿转换时间不敏感的pam码转换为nrz码的转换电路，通过设置上升沿延缓电路和整形电路，提高了比较器输出信号的占空比，进而利用或运算去除pam3信号长边沿(-1到1和1到-1)所转换的输出信号，从而去除了由于pam上升沿变缓而引起的长边
沿转换nrz后改变数据的周期问题，同时，由于只剩下短边沿转换输出信号，也就消除了pam长边沿与短边沿转换时间不同，而引起的占空比不同的问题。
50.图5为本发明提供的nrz码转换电路的结构示意图，如图5所示，本发明提供了一种nrz码转换电路，包括第一比较器501、第二比较器502、第一上升沿延缓电路503、第二上升沿延缓电路504和或门505，其中：
51.所述第一比较器501和所述第二比较器502，用于输入待转换的pam信号。
52.在本发明中，第一比较器501的正极输入端和第二比较器502的负极输入端用于输入待转换的pam信号，第一比较器501的负极输入端用于输入第一预设阈值电平，第二比较器502的正极输入端用于输入第二预设阈值电平，其中，所述第一预设阈值电平大于所述第二预设阈值电平，即第一预设阈值电平为高阈值电平vh，第二预设阈值电平为低阈值电平vl。
53.所述第一上升沿延缓电路503的输入端连接所述第一比较器501的输出端，用于将第一信号的上升沿进行延缓处理，得到第二信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器501之后，所述第一比较器501输出的信号；
54.所述第二上升沿延缓电路504的输入端连接所述第二比较器502的输出端，用于将第三信号的上升沿进行延缓处理，得到第四信号，其中，所述第三信号为所述待转换的pam信号，在输入到所述第二比较器502之后，所述第二比较器502输出的信号。
55.在本发明中，利用上升沿延缓电路，将传统的比较器输出信号转换为上升沿延缓波形，使得比较器输出的信号经过上升沿延缓电路之后，从上升沿延缓电路输出的信号的上升沿被延缓，从而延长了逻辑低的时间，解决了由于pam上升沿变缓而引起的长边沿转换nrz后改变数据的周期问题。
56.所述或门505，用于输出由所述pam信号转换得到的目标信号，所述目标信号是由所述第二信号和所述第四信号在经过所述或门505之后，转换得到的nrz信号。
57.在本发明中，输入至或门的信号，在进行或逻辑运算后，输出的信号即为nrz信号。
58.本发明提供的nrz码转换电路，通过设置上升沿延缓电路，可减小在转换nrz码时，对输入的pam码边沿转换时间的敏感度，进而消除相应的长边沿pam码带来的nrz转换错误；同现有技术相比，本发明可控、简便可行，降低了现有技术对输入边沿苛刻的要求，以及电路对边沿转换时间的敏感性，从而解决了由于pam上升沿转换时间变慢，而引起的长边沿转换nrz后改变数据的周期问题。
59.在上述实施例的基础上，所述第一上升沿延缓电路包括第一pmos管和第一nmos管，所述第二上升沿延缓电路包括第二pmos管和第二nmos管，其中：
60.所述第一pmos管和所述第一nmos管的栅极连接所述第一比较器的输出端，所述第一pmos管的漏极连接所述第一nmos管的漏极；
61.所述第二pmos管和所述第二nmos管的栅极连接所述第二比较器的输出端，所述第二pmos管的漏极连接所述第二nmos管的漏极；
62.其中，所述第一比较器和所述第二比较器输出的信号，通过所述第一pmos管和所述第一nmos管的漏极，以及所述第二pmos管和所述第二nmos管的漏极发送到所述或门。
63.优选地，为了消除了pam长边沿与短边沿转换时间不同，而引起的占空比不同的问题，在上述实施例的基础上，所述nrz码转换电路还包括第一整形电路和第二整形电路，其
中：
64.所述第一整形电路的输入端连接所述第一上升沿延缓电路的输出端，用于对所述第二信号进行反相，得到第五信号；
65.所述第二整形电路的输入端连接所述第二上升沿延缓电路的输出端，用于对所述第四信号进行反相，得到第六信号；
66.其中，所述第一整形电路和所述第二整形电路的输出端连接所述或门的输入端，以使得所述第五信号和所述第六信号经过所述或门生成nrz信号。
67.具体地，所述第一整形电路包括第三pmos管和第三nmos管，所述第二整形电路包括第四pmos管和第四nmos管，其中：
68.所述第三pmos管和所述第三nmos管的栅极连接所述第一上升延缓电路的输出端，所述第三pmos管和所述第三nmos管的漏极连接所述或门的输入端；
69.所述第四pmos管和所述第四nmos管的栅极连接所述第二上升延缓电路的输出端，所述第四pmos管和所述第四nmos管的漏极连接所述或门的输入端。
70.在本发明中，图6为本发明提供的上升沿延缓电路和整形电路的电路结构示意图，如图6所示，以第一上升沿延缓电路和第一整形电路的电路结构进行说明，第二上升沿延缓电路和第二整形电路的电路结构可参考以下说明内容。具体地，第一比较器的输出端连接第一pmos管(即mp1)的栅极和第一nmos管(即mn1)的栅极，第一pmos管的漏极连接第一nmos管的漏极以及第三pmos管(即mp2)和第三nmos管(即mn2)的栅极，第一pmos管和第三pmos管的源极连接直流电源，第三pmos管和第三nmos管的漏极连接或门的输入端，第一nmos管和第三nmos管的源极接地。
71.图7为本发明提供的nrz码转换电路的整体结构示意图，可参考图7所示，在本发明中，pam3信号vin分别输入到比较器1(即第一比较器)的正端和比较器2(即第二比较器)的负端。比较器1的负端连接高阈值电平vh(即第一预设阈值电平)，比较器2的正端接低阈值电平vl(即第二预设阈值电平)。当pam3信号分别输入到比较器1和比较器2时，此时，比较器1输出信号1(即第一信号)，比较器2输出信号4(即第二信号)。图8为本发明提供的经上升沿延缓电路和整形电路处理后的波形示意图，可参考图7和图8所示，以第一比较器输出的信号进行说明，在本发明中，信号1经过上升沿延缓电路得到信号2，而信号2的上升沿被延缓，使得延长了逻辑低的时间，再经过整形电路的反相，从而得到信号3，增加了逻辑高的电平保持时间，由图8可看出，经整形电路输出的信号3相比信号1，其占空比有所提高。
72.具体地，以图3中的输入信号为例进行说明，将图3的信号输入到本发明的nrz码转换电路(即图6中的nrz码转换电路)之后，得到的各级信号可参考图9所示，图9为本发明提供的经上升沿延缓电路和整形电路处理后的信号波形示意图。如图9所示，信号3的高电平保持时间由t3-t2，提高到t5-t2，提高了t5-t3。在本实施例中，t5需要大于t4，即信号6(由第二整形电路输出的第六信号)的长边沿转换输出波形的上升边沿，在时间上对应信号3的高电平，信号3的长边沿转换输出波形的下降边沿，在时间上对应信号6的高电平。
73.同理，信号4(即第二比较器输出的信号)经过第二上升沿延缓电路得到信号5(即第二上升沿延缓电路输出的第四信号)，信号5经过第二整形电路得到信号6，即图9中高电平保持时间提高了t6-t1。在本实施例中，t6需要大于t2，即信号6的长边沿转换输出波形的下降边沿，在时间上对应信号3的高电平，信号3的长边沿转换输出波形的上升边沿，在时间
上对应信号6的高电平。
74.最后，信号3和信号6经过或门输出vout作为nrz信号。在本发明中，信号3和信号6的长边沿转换输出波形的边沿，在时间上对应对方的高电平，因此或运算后为高，消除了长边沿转换输出波形边沿，而短边沿转换输出波形的边沿，在时间上对应对方的低电平而保持下来。
75.在上述实施例的基础上，所述第一pmos管和所述第二pmos管的宽长比小于第一预设宽长比阈值，且大于第二预设宽长比阈值，其中，所述第一预设宽长比阈值和所述第二预设宽长比阈值均小于1。
76.在本发明中，第一上升沿延缓电路和第二上升沿延缓电路中的pmos管(即第一pmos管和第二pmos管)为低宽长比(宽长比为mos管中导电沟道的宽与长之间比值)的p管，以增加充电时间延缓上升沿，而第一上升沿延缓电路和第二上升沿延缓电路中的nmos管(即第一nmos管和第二nmos管)为正常宽长比的n管；第一整形电路和第二整形电路的pmos管(即第三pmos管和第四pmos管)和nmos管(即第三nmos管和第四nmos管)均由正常宽长比的p管和正常宽长比的n管组成，以恢复成正常波形。由于pam的边沿转换时间与延缓电路的延缓值成正向关系，当对应输入边沿变缓时，延缓电路的延缓值就需要加大，因此，本发明降低第一上升沿延缓电路和第二上升沿延缓电路中pmos管的宽长比，使得其宽长比小于第一预设宽长比阈值，且大于第二预设宽长比阈值，通过设置一个高阈值(即第一预设宽长比阈值)，才能消除长边沿转换时间，但是，当第一上升沿延缓电路和第二上升沿延缓电路中pmos管的宽长比如果足够低的话，短边沿转换时间也会消除，因此还需要设置一个低阈值(即第二预设宽长比阈值)，也就是，低阈值《宽长比《高阈值，这样通过调整延缓电路的延缓值，就可以减小nrz码对输入pam码边沿转换时间的敏感度，进而消除相应的长边沿pam码带来的nrz转换错误。以输入上升沿为10ns为例说明，第一预设宽长比阈值和第二预设宽长比阈值各自对应导电沟道的宽度与长度之间的比值小于1，也就是说，两个预设阈值中导电沟道的宽度小于长度，例如，可设置第一预设宽长比阈值为1u/4u，第二预设宽长比阈值为1u/30u，而现有的pmos管常用尺寸为2u/0.18u。
77.图10为本发明提供的nrz码转换方法的流程示意图，如图10所示，本发明提供了一种nrz码转换方法，包括：
78.步骤1001，将待转换的pam信号分别输入到第一比较器和第二比较器，得到第一信号和第三信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之后，所述第二比较器输出的信号；
79.步骤1002，通过第一上升沿延缓电路，对所述第一信号的上升沿进行延缓处理，得到第二信号；通过第二上升沿延缓电路，对所述第三信号的上升沿进行延缓处理，得到第四信号；
80.步骤1003，将所述第二信号和所述第四信号输入到或门，得到nrz信号。
81.在本发明中，利用上升沿延缓电路，将现有比较器输出的信号转换为上升沿延缓波形，使得比较器输出的信号经过上升沿延缓电路之后，从上升沿延缓电路输出的信号的上升沿被延缓，从而延长了逻辑低的时间，解决了由于pam上升沿变缓而引起的长边沿转换nrz后改变数据的周期问题。进一步地，将上升沿延缓处理后的信号输入至或门的信号，在
进行或逻辑运算后，输出的信号即为nrz信号。
82.本发明提供的nrz码转换方法，通过设置上升沿延缓电路，可减小在转换nrz码时，对输入的pam码边沿转换时间的敏感度，进而消除相应的长边沿pam码带来的nrz转换错误；同现有技术相比，本发明可控、简便可行，降低了现有技术对输入边沿苛刻的要求，以及电路对边沿转换时间的敏感性，从而解决了由于pam上升沿转换时间变慢，而引起的长边沿转换nrz后改变数据的周期问题。
83.在上述实施例的基础上，在所述将所述第二信号和所述第四信号输入到或门，得到nrz信号之前，所述方法还包括：
84.分别对所述第二信号和所述第四信号进行反相处理，得到反相处理后的第二信号和反相处理后的第四信号；
85.将所述反相处理后的第二信号和所述反相处理后的第四信号，输入到所述或门，得到nrz信号。
86.在本发明中，为了避免pam3信号长边沿的转换改变nrz信号的时钟周期，同时，为了消除pam3信号长边沿和pam3信号短边沿各自转换时间不同，而引起nrz信号占空比不同的问题，利用上升沿延缓电路将现有比较器输出的信号转换为上升沿延缓波形，然后，再利用整形电路提高上升沿延缓后的信号的占空比，使得得到的两个整形后的信号在进行或运算之后，输出得到vout信号，该vout信号对输入信号的边沿转换时间不敏感。
87.本发明还提供了一种nrz码转换器，所述nrz码转换器包括上述各实施例提供的nrz码转换电路。
88.本发明提供的nrz码转换器，通过设置上升沿延缓电路，可减小在转换nrz码时，对输入的pam码边沿转换时间的敏感度，进而消除相应的长边沿pam码带来的nrz转换错误；同现有技术相比，本发明可控、简便可行，降低了现有技术对输入边沿苛刻的要求，以及电路对边沿转换时间的敏感性，从而解决了由于pam上升沿转换时间变慢，而引起的长边沿转换nrz后改变数据的周期问题。同时，还可利用整形电路提高上升沿延缓后的信号的占空比，从而进一步消除了pam长边沿与短边沿转换时间不同，而引起的占空比不同的问题。
89.图11为本发明提供的电子设备的结构示意图，如图11所示，该电子设备可以包括：处理器(processor)1101、通信接口(communicationsinterface)1102、存储器(memory)1103和通信总线1104，其中，处理器1101，通信接口1102，存储器1103通过通信总线1104完成相互间的通信。处理器1101可以调用存储器1103中的逻辑指令，以执行nrz码转换方法，该方法包括：将待转换的pam信号分别输入到第一比较器和第二比较器，得到第一信号和第三信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之后，所述第二比较器输出的信号；通过第一上升沿延缓电路，对所述第一信号的上升沿进行延缓处理，得到第二信号；通过第二上升沿延缓电路，对所述第三信号的上升沿进行延缓处理，得到第四信号；将所述第二信号和所述第四信号输入到或门，得到nrz信号。
90.此外，上述的存储器1103中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以
使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。
91.另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的nrz码转换方法，该方法包括：将待转换的pam信号分别输入到第一比较器和第二比较器，得到第一信号和第三信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之后，所述第二比较器输出的信号；通过第一上升沿延缓电路，对所述第一信号的上升沿进行延缓处理，得到第二信号；通过第二上升沿延缓电路，对所述第三信号的上升沿进行延缓处理，得到第四信号；将所述第二信号和所述第四信号输入到或门，得到nrz信号。
92.又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的nrz码转换方法，该方法包括：将待转换的pam信号分别输入到第一比较器和第二比较器，得到第一信号和第三信号，其中，所述第一信号为所述待转换的pam信号，在输入到所述第一比较器之后，所述第一比较器输出的信号；所述第三信号为所述待转换的pam信号，在输入到所述第二比较器之后，所述第二比较器输出的信号；通过第一上升沿延缓电路，对所述第一信号的上升沿进行延缓处理，得到第二信号；通过第二上升沿延缓电路，对所述第三信号的上升沿进行延缓处理，得到第四信号；将所述第二信号和所述第四信号输入到或门，得到nrz信号。
93.以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
94.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
95.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。