功率放大器及射频前端模组的制作方法

1.本实用新型涉及射频技术领域，尤其涉及一种功率放大器及射频前端模组。


背景技术：

2.伴随着通信技术的不断发展，人们对于通信技术的要求越来越高，而功率放大器作为通信收发系统中重要组成部分也越来越受到人们重视。由于功率放大器的主要技术指标是输出功率与效率，因此，功率放大器一般选择具有较高输出功率和效率的f类功率放大器或逆f类功率放大器。然而，虽然f类功率放大器或逆f类功率放大器具有较高输出功率和效率，但是f类功率放大器或逆f类功率放大器的线性度较差。因此，如何在保证功率放大器的输出功率和效率的同时，提高功率放大器的线性度为射频技术领域中亟待解决的技术问题。


技术实现要素：

3.本实用新型实施例提供一种功率放大器及射频前端模组，以解决功率放大器的线性度较低的问题。
4.一种功率放大器，包括谐波抑制网络、第一功率放大晶体管和谐波控制电路；
5.所述第一功率放大晶体管，被配置接收射频输入信号，对所述射频输入信号进行放大处理，输出射频放大信号；
6.所述谐波控制电路与所述第一功率放大晶体管的输出节点相连；
7.所述谐波控制电路包括并联谐波控制电路和串联谐波控制电路，所述并联谐波控制电路被配置为对所述第一功率放大晶体管的输出节点上的谐波信号开路，所述串联谐波控制电路被配置为对所述第一功率放大晶体管的输出节点上的谐波信号短路；
8.所述谐波抑制网络与所述第一功率放大晶体管的输入节点相连接，被配置对所述第一功率放大晶体管的输入节点上的谐波信号进行抑制。
9.进一步地，若所述串联谐波控制电路被配置为对所述输出节点的偶次谐波信号短路，所述并联谐波控制电路被配置为对所述输出节点上的奇次谐波信号开路，则所述谐波抑制网络被配置为对所述输入节点上的奇次谐波信号进行抑制。
10.进一步地，若所述串联谐波控制电路被配置为对所述输出节点的奇次谐波信号短路，所述并联谐波控制电路被配置为对所述输出节点上的偶次谐波信号开路，则所述谐波抑制网络被配置为对所述输入节点上的偶次谐波信号进行抑制。
11.进一步地，所述偶次谐波信号为二次谐波信号，所述奇次谐波信号为三次谐波信号。
12.进一步地，所述第一功率放大晶体管为三极管，所述谐波抑制网络串联在所述第一功率放大晶体管的输入节点，所述谐波抑制网络包括并联连接的第一电容和第一电感。
13.进一步地，所述第一功率放大晶体管为场效应管，所述谐波抑制网络的一端与所述第一功率放大晶体管的输入节点相连接，另一端与接地端相连接，所述谐波抑制网络包
括串联连接的第一电容和第一电感。
14.进一步地，所述并联谐波控制电路串联在所述第一功率放大晶体管的输出节点，所述并联谐波控制电路包括并联连接的第二电感和第二电容。
15.进一步地，所述串联谐波控制电路的一端与所述第一功率放大晶体管的输出节点相连，另一端与接地端相连，所述串联谐波控制电路包括串联连接的第三电感和第三电容。
16.进一步地，所述功率放大器还包括第二功率放大晶体管，所述谐波抑制网络的一端与所述第二功率放大晶体管的输出节点相连，另一端与所述第一功率放大晶体管的输入节点相连接。
17.一种射频前端模组，包括上述述的功率放大器。
18.上述功率放大器及射频前端模组，功率放大器包括谐波抑制网络、第一功率放大晶体管和谐波控制电路；第一功率放大晶体管被配置接收射频输入信号，对射频输入信号进行放大处理，输出射频放大信号；谐波控制电路与第一功率放大晶体管的输出节点相连；谐波控制电路包括并联谐波控制电路和串联谐波控制电路，并联谐波控制电路被配置为对第一功率放大晶体管的输出节点上的谐波信号开路，串联谐波控制电路被配置为对第一功率放大晶体管的输出节点上的谐波信号短路；谐波抑制网络与第一功率放大晶体管的输入节点相连接被配置对第一功率放大晶体管的输入节点上的谐波信号进行抑制。本技术通过谐波控制电路使功率放大器工作在f类状态或者逆f类状态，从而使得功率放大器具有较高的输出功率和效率，且将谐波抑制网络与第一功率放大晶体管的输入节点相连接，以对第一功率放大晶体管的输入节点上的谐波信号进行抑制，使第一功率放大晶体管的输出节点上呈现出的电压波形和电流波形能够不重叠，从而实现提高功率放大器的功率回退效率，进而在保证功率放大器在具有较高输出功率和效率的同时，还具有较高的线性度。
附图说明
19.为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
20.图1是本实用新型一实施例中功率放大器的一电路示意图；
21.图2是本实用新型一实施例中功率放大器的另一电路示意图；
22.图3是本实用新型一实施例中功率放大器的另一电路示意图；
23.图4是本实用新型一实施例中功率放大器的另一电路示意图。
24.图中：10、谐波抑制网络；20、第一功率放大晶体管；30、谐波控制电路；31、并联谐波控制电路；32、串联谐波控制电路；40、第二功率放大晶体管。
具体实施方式
25.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
26.应当理解的是，本实用新型能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本实用新型的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
27.应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
28.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
29.在此使用的术语的目的仅在于描述具体实施例并且不作为本实用新型的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
30.为了彻底理解本实用新型，将在下列的描述中提出详细的结构及步骤，以便阐释本实用新型提出的技术方案。本实用新型的较佳实施例详细描述如下，然而除了这些详细描述外，本实用新型还可以具有其他实施方式。
31.本实施例提供一种功率放大器，如图1所示，包括谐波抑制网络10、第一功率放大晶体管20和谐波控制电路30；第一功率放大晶体管20，被配置接收射频输入信号，对射频输入信号进行放大处理，输出射频放大信号；谐波控制电路30与第一功率放大晶体管20的输出节点相连；谐波控制电路30包括并联谐波控制电路31和串联谐波控制电路32，并联谐波控制电路31被配置为对第一功率放大晶体管20的输出节点上的谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的谐波信号短路；谐波抑制网络10与第一功率放大晶体管20的输入节点相连接，被配置对第一功率放大晶体管20的输入节点上的谐波信号进行抑制。
32.其中，功率放大器是指对射频输入信号进行放大处理，输出射频放大信号的放大器。可选地，功率放大器可以是工作状态为f类的功率放大器或者工作状态为逆f类的功率放大器。可选地，功率放大器可以包括多级功率放大晶体管。第一功率放大晶体管20可以是
多级功率放大晶体管中的输入级功率放大晶体管、中间级功率放大晶体管或输出级功率放大晶体管。优选地，第一功率放大晶体管20为输出级功率放大晶体管。可选地，第一功率放大晶体管20可以为三极管q21或场效应晶体管。三极管q21例如可以是bjt晶体管(hbt晶体管)。第一功率放大晶体管20被配置为接收射频输入信号，对射频输入信号进行放大处理，输出射频放大信号。
33.其中，谐波控制电路30为对第一功率放大晶体管20的输出节点上的谐波信号进行控制的电路。需要说明的是，本实施例中的谐波控制电路30可以为任意拓扑结构的谐波控制电路30，只要能实现使功率放大器处于f类工作状态或者处于逆f类工作状态即可。可选地，谐波信号可以是奇次谐波信号或偶次谐波信号。奇次谐波例如可以是三次谐波信号、五次谐波信号或七次谐波信号中的至少一种。偶次谐波信号例如可以是二次谐波信号、四次谐波信号或六次谐波信号中的至少一种。由于二次谐波信号和三次谐波信号对功率放大器的性能影响较大。因此，在本实施例中，偶次谐波信号优选为二次谐波信号，奇次谐波信号优选为三次谐波信号。作为一示例，可以通过将谐波控制电路30与第一功率放大晶体管20的漏极(集电极)相连，来实现对第一功率放大晶体管20的漏极(集电极)上的谐波信号进行控制的目的，进而使得功率放大器工作在f类状态，或者使得功率放大器工作在逆f类状态。
34.在一具体实施例中，谐波控制电路30包括并联谐波控制电路31和串联谐波控制电路32。并联谐波控制电路31为电容和电感相互并联连接形成的电路。串联谐波控制电路32为电容和电感相互串联连接形成的电路。
35.在一具体实施例中，并联谐波控制电路31被配置为对第一功率放大晶体管20的输出节点上的谐波信号开路。串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的谐波信号短路。本示例中，可通过并联谐波控制电路31和串联谐波控制电路32的配合使功率放大器工作在f类或逆f类工作状态。
36.作为一示例，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的奇次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的偶次谐波信号短路，第一功率放大晶体管20的输出节点上的电流则表现为半正弦波形式，第一功率放大晶体管20的输出节点上的电压则表现为方波形式，使功率放大器工作在f类工作状态，从而具有较高的输出功率和效率。
37.作为另一示例，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的偶次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的奇次谐波信号短路，第一功率放大晶体管20的输出节点上的电流则表现为方波形式，第一功率放大晶体管20的输出节点上的电压则表现为半正弦波形式，使功率放大器工作在逆f类工作状态，从而具有较高的输出功率和效率。
38.需要说明的是，可以通过配置并联谐波控制电路31中的电容的电容值和电感的电感值来确定并联谐波控制电路31的谐振频率点，进而使得并联谐波控制电路31可对第一功率放大晶体管20的输出节点上的任意阶次的谐波信号开路。同样地，可以通过配置串联谐波控制电路32中的电容的电容值和电感的电感值确定串联谐波控制电路32的谐振频率点，进而使得串联谐波控制电路32可对第一功率放大晶体管20的输出节点上的任意阶次的谐波信号短路。
39.在一具体实施例中，谐波抑制网络10是指对第一功率放大晶体管20的输入节点上
的谐波信号进行抑制的电路。可选地，谐波抑制网络10是由电容和电感形成的谐波抑制网络10。示例性地，谐波控制电路30使功率放大器工作在f类状态或者逆f类状态,从而使得功率放大器具有较高输出功率和效率，且通过将谐波抑制网络10与第一功率放大晶体管20的输入节点相连接，实现对第一功率放大晶体管20的输入节点上的谐波信号进行抑制，使第一功率放大晶体管20的输出节点(即第一功率放大晶体管20的漏极(集电极))呈现出的电压波形和电流波形能够不重叠，从而实现提高功率放大器的功率回退效率，进而在保证功率放大器具有较高输出功率和效率的同时，还具有较高的线性度。
40.在一具体实施例中，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的奇次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的偶次谐波信号短路，使功率放大器工作在f类工作状态。谐波抑制网络10与第一功率放大晶体管20栅极(基极)相连接，被配置对第一功率放大晶体管20的栅极(基极)上的奇次谐波信号进行抑制，即使输入至第一功率放大晶体管20中进行放大的射频输入信号不参杂有奇次谐波信号，从而使得第一功率放大晶体管20的漏极(集电极)呈现出的电压波形和电流波形能够不重叠，以提高工作在f类状态的功率放大器的功率回退效率和线性度。
41.在一具体实施例中，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的偶次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的奇次谐波信号短路，使功率放大器工作在逆f类工作状态。谐波抑制网络10与第一功率放大晶体管20栅极(基极)相连接，被配置对第一功率放大晶体管20的栅极(基极)上的偶次谐波信号进行抑制，即使输入至第一功率放大晶体管20中进行放大的的射频输入信号不参杂偶次谐波信号，从而使得第一功率放大晶体管20的漏极(集电极)呈现出的电压波形和电流波形能够不重叠，以提高工作在f类状态的功率放大器的功率回退效率，进而优化其线性度。
42.需要说明的是，可以通过配置谐波抑制网络10中的电容的电容值和电感的电感值确定谐波抑制网络10的谐振频率点，来使谐波抑制网络10对偶次谐波信号或奇次谐波信号进行抑制。需要说明的是，本实施例中谐波抑制网络10主要根据功率放大器的工作状态来确定谐振频率点，若功率放大器工作在f类状态，则谐波抑制网络10的谐振频率点为奇次谐振频率点。若功率放大器工作在逆f类状态，则谐波抑制网络10的谐振频率点为偶次谐振频率点。
43.在本实施例中，功率放大器包括谐波抑制网络10、第一功率放大晶体管20和谐波控制电路30；第一功率放大晶体管20被配置接收射频输入信号，对射频输入信号进行放大处理，输出射频放大信号；谐波控制电路30与第一功率放大晶体管20的输出节点相连；谐波控制电路30包括并联谐波控制电路31和串联谐波控制电路32，并联谐波控制电路31被配置为对第一功率放大晶体管20的输出节点上的谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的谐波信号短路；谐波抑制网络10与第一功率放大晶体管20的输入节点相连接被配置对第一功率放大晶体管20的输入节点上的谐波信号进行抑制。本技术通过谐波控制电路30使功率放大器工作在f类状态或者逆f类状态，从而使得功率放大器具有较高输出功率和效率，且将谐波抑制网络10与第一功率放大晶体管20的输入节点相连接，以对第一功率放大晶体管20的输入节点上的谐波信号进行抑制，使第一功率放大晶体管20的输出节点上呈现出的电压波形和电流波形能够不重叠，从而提高功率
放大器的功率回退效率，进而在保证功率放大器具有较高输出功率和效率的同时，还具有较高的线性度。
44.在一实施例中，串联谐波控制电路32被配置为对输出节点的偶次谐波信号短路，并联谐波控制电路31被配置为对输出节点上的奇次谐波信号开路；谐波抑制网络10被配置为对输入节点上的奇次谐波信号进行抑制。
45.在本实施例中，串联谐波控制电路32被配置为对第一功率放大晶体管20的漏极(集电极)的偶次谐波信号短路，例如将输出节点的偶次谐波信号释放到地。并联谐波控制电路31被配置为对第一功率放大晶体管20的漏极(集电极)上的奇次谐波信号开路，例如将奇次谐波信号控制在第一功率放大晶体管20的漏极(集电极)与并联谐波控制电路31之间，使第一功率放大晶体管20的漏极(集电极)上的电流表现为半正弦波形式，第一功率放大晶体管20的输出节点上的电压表现为方波形式，使功率放大器工作在f类工作状态，并通过谐波抑制网络10对第一功率放大晶体管20的栅极(基极)上的奇次谐波信号进行抑制，使输入至第一功率放大晶体管20中进行放大的射频输入信号不参杂奇次谐波信号，从而使得第一功率放大晶体管20的漏极(集电极)呈现出的电压波形和电流波形不重叠，以提高工作在f类状态的功率放大器的功率回退效率，进而优化其线性度。
46.在一实施例中，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点的奇次谐波信号短路，并联谐波控制电路31被配置为对第一功率放大晶体管20的输出节点上的偶次谐波信号开路，谐波抑制网络10被配置为对第一功率放大晶体管20的输入节点上的偶次谐波信号进行抑制。
47.在本实施例中，串联谐波控制电路32被配置为对第一功率放大晶体管20的漏极(集电极)的奇次谐波信号短路，例如将输出节点的奇次谐波信号释放到地。并联谐波控制电路31被配置为对第一功率放大晶体管20的漏极(集电极)上的偶次谐波信号开路，例如将偶次谐波信号控制在到第一功率放大晶体管20的漏极(集电极)与并联谐波控制电路31之间，使第一功率放大晶体管20的漏极(集电极)上的电流表现为方波形式，第一功率放大晶体管20的输出节点上的电压表现为半正弦波形式，使功率放大器工作在逆f类工作状态，并通过谐波抑制网络10对第一功率放大晶体管20的栅极(基极)上的偶次谐波信号进行抑制，使输入至第一功率放大晶体管20中进行放大的射频输入信号不参杂偶次谐波信号，从而使得第一功率放大晶体管20的漏极(集电极)呈现出的电压波形和电流波形不重叠，以提高工作在f类状态的功率放大器的功率回退效率和线性度。
48.在一实施例中，如图2所示，第一功率放大晶体管20为三极管q21，谐波抑制网络10串联在第一功率放大晶体管20的输入节点，谐波抑制网络10包括并联连接的第一电容c11和第一电感l11。
49.在本实施例中，若第一功率放大晶体管20为三极管q21，谐波抑制网络10可以包括并联连接的第一电容c11和第一电感l11，并将该谐波抑制网络10串联在第一功率放大晶体管20的基极，从而实现对第一功率放大晶体管20的基极上的谐波信号进行抑制。需要说明的是，可以通过配置第一电容c11的电容值和第一电感l11的电感值确定谐波抑制网络10的谐振频率点，来使谐波抑制网络10对第一功率放大晶体管20的基极上的偶次谐波信号或奇次谐波信号进行抑制。若功率放大器工作在f类状态，则配置第一电容c11的电容值和第一电感l11的电感值使得谐波抑制网络10的谐振频率点为奇次谐振频率点，以对第一功率放
大晶体管20的基极上的奇次谐波信号进行抑制。若功率放大器工作在逆f类状态，则配置第一电容c11的电容值和第一电感l11的电感值使得谐波抑制网络10的谐振频率点为偶次谐振频率点，以对第一功率放大晶体管20的基极上的偶次谐波信号进行抑制。
50.在一实施例中，如图3所示，第一功率放大晶体管20为场效应管m21，谐波抑制网络10的一端与第一功率放大晶体管20的输入节点相连接，另一端与接地端相连接，谐波抑制网络10包括串联连接的第一电容c11和第一电感l11。
51.在本实施例中，若第一功率放大晶体管20为场效应管m21，谐波抑制网络10可以包括串联连接的第一电容c11和第一电感l11，并将该谐波抑制网络10的一端与第一功率放大晶体管20的栅极相连接，另一端与接地端相连接，从而实现对第一功率放大晶体管20的栅极上的谐波信号进行抑制。需要说明的是，可以通过配置第一电容c11的电容值和第一电感l11的电感值确定谐波抑制网络10的谐振频率点，来使谐波抑制网络10对第一功率放大晶体管20的栅极上的偶次谐波信号或奇次谐波信号进行抑制。若功率放大器工作在f类状态，则配置第一电容c11的电容值和第一电感l11的电感值使得谐波抑制网络10的谐振频率点为奇次谐振频率点，以对第一功率放大晶体管20的基极上的奇次谐波信号进行抑制。若功率放大器工作在逆f类状态，则配置第一电容c11的电容值和第一电感l11的电感值使得谐波抑制网络10的谐振频率点为偶次谐振频率点，以对第一功率放大晶体管20的基极上的偶次谐波信号进行抑制。
52.在一实施例中，如图2和图3所示，并联谐波控制电路31串联在第一功率放大晶体管20的输出节点，并联谐波控制电路31包括并联连接的第二电感l311和第二电容c311。
53.在本实施例中，并联谐波控制电路31包括并联连接的第二电感l311和第二电容c311，通过将该并联谐波控制电路31串联在第一功率放大晶体管20的输出节点，便能够对第一功率放大晶体管20的输出节点上的谐波信号开路。
54.在一实施例中，如图2和图3所示，串联谐波控制电路32的一端与第一功率放大晶体管20的输出节点相连，另一端与接地端相连，串联谐波控制电路32包括串联连接的第三电感l321和第三电容c321。
55.在本实施例中，串联谐波控制电路32包括串联连接的第三电感l321和第三电容c321，通过将该串联谐波控制电路32的一端与第一功率放大晶体管20的输出节点相连，另一端与接地端相连，便能够对第一功率放大晶体管20的输出节点上的谐波信号短路。
56.在一具体实施例中，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的奇次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的偶次谐波信号短路，第一功率放大晶体管20的输出节点上的电流则表现为半正弦波形式，第一功率放大晶体管20的输出节点上的电压则表现为方波形式，使功率放大器工作在f类工作状态，从而具有较高的输出功率和效率。
57.作为另一示例，若并联谐波控制电路31对第一功率放大晶体管20的输出节点上的偶次谐波信号开路，串联谐波控制电路32被配置为对第一功率放大晶体管20的输出节点上的奇次谐波信号短路，第一功率放大晶体管20的输出节点上的电流则表现为方波形式，第一功率放大晶体管20的输出节点上的电压则表现为半正弦波形式，使功率放大器工作在逆f类工作状态，从而具有较高的输出功率和效率。
58.在一实施例中，如图4所示，功率放大器还包括第二功率放大晶体管40，谐波抑制
网络10的一端与第二功率放大晶体管40的输出节点相连，另一端与第一功率放大晶体管20的输入节点相连接。
59.在一具体实施例中，第二功率放大晶体管40可以为输入级功率放大晶体管，第一放大晶体管为输出级功率放大晶体管，通过将谐波抑制网络10的一端与第二功率放大晶体管40的输出节点相连，另一端与第一功率放大晶体管20的输入节点相连接，能够更好的保证功率放大器的线性度。
60.本实施例提供一种射频前端模组，包括上述实施例中的功率放大器，该功率放大器通过并联谐波控制电路31使该功率放大器工作在具有较高输出功率和效率的基础上，将谐波抑制网络10与第一功率放大晶体管20的输入节点相连接，实现对第一功率放大晶体管20的输入节点上的谐波信号进行抑制，使第一功率放大晶体管20的输出节点上呈现出的电压波形和电流波形能够不重叠，从而提高功率放大器的功率回退效率，进而在保证功率放大器具有较高输出功率和效率的同时，还具有较高的线性度。
61.以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。