比较器电路的制作方法

1.本说明书公开的发明涉及一种能够调整信号传输时间的比较器电路。


背景技术：

2.在例如专利文献1中公开了能够调整信号传输时间的一般比较器电路。在能够调整信号传输时间的一般比较器电路中，使用由电容器的电容、用于对电容器进行充电的充电电流、和与电容器的电压比较的基准电压所限定的延迟时间来调整信号传输时间。
3.引用列表
4.专利文献
5.专利文献1：jp-a-2003-337146(图4)


技术实现要素：

6.技术问题
7.然而，在从使电容器放电的状态切换到对电容器充电的状态时，当电容器在未完全放电的同时经历从电容器放电状态到电容器充电状态的切换时，上述延迟时间可能变得短于其原始值。
8.问题的解决方案
9.本说明书中公开的比较器电路包括：第一比较器，其被配置为将基于输入电压的电压与第一基准电压进行比较；充电/放电部分，其被配置为基于第一比较器的输出在电容器的充电和放电之间切换；第二比较器，其被配置为将电容器的电压与第二基准电压进行比较；以及控制部分，其被配置为在当充电/放电部分执行从电容器的充电到电容器的放电的切换时电容器的电压大于预定值的情况下，向第一比较器提供预定电压而不是基于输入电压的电压，直到电容器的电压变得小于预定值，使得电容器的放电由充电/放电部分维持。
10.本说明书中公开的半导体集成电路装置包括上述比较器电路。
11.本发明的有利效果
12.根据本说明书中公开的比较器电路，可以抑制延迟时间变得短于其原始值的现象。
附图说明
13.图1是示出参考示例的半导体集成电路装置的示意性配置的图。
14.图2是示出参考示例的比较器电路的电压波形的时间图。
15.图3是示出第一实施例的半导体集成电路装置的示意性配置的图。
16.图4是示出第一实施例的比较器电路的电压波形的时间图。
17.图5是示出第一实施例的比较器电路的第一具体示例的图。
18.图6是示出第一实施例的比较器电路的第二具体示例的图。
19.图7是示出第二实施例的半导体集成电路装置的示意性配置的图。
20.图8是示出第二实施例的比较器电路的第一具体示例的图。
21.图9是示出第二实施例的比较器电路的第二具体示例的图。
具体实施方式
22.在本说明书中，恒定电流是指在理想状态下恒定的电流，并且是实际上可以随着温度等的变化而轻微变化的电流。
23.在本说明书中，基准电压是指在理想状态下恒定的电压，并且是实际上可以随着温度等的变化而轻微变化的电压。
24.在本说明书中，mos晶体管是指具有由至少三个层组成的栅极结构的晶体管，所述三个层为“具有小电阻值的电导体或半导体(例如多晶硅)层”、“绝缘层”和“p型、n型或本征半导体层”。即，mos晶体管的栅极结构不限于由金属、氧化物、和半导体组成的三层结构。
25.《参考示例》
26.图1是示出参考示例的半导体集成电路装置100的示意性配置的图。参考示例的半导体集成电路装置100包括参考示例的比较器电路10和端子t1。电容器c1外部连接到参考示例的半导体集成电路装置100的端子t1。
27.参考示例的比较器电路10包括电阻器r1和r2、第一比较器comp1、n沟道型放电mos晶体管m0、电流源cs1和第二比较器comp2。
28.输入电压vin被施加到电阻器r1的一端。电阻器r1的另一端连接到第一比较器comp1的反相输入端和电阻器r2的一端。电阻器r2的另一端连接到接地电位。
29.第一基准电压vref1被施加到第一比较器comp1的非反相输入端。第一比较器comp1的输出端连接到放电mos晶体管m0的栅极。放电mos晶体管m0的源极连接到接地电位。
30.电源电压vcc被施加到电流源cs1的一端。电流源cs1的另一端连接到放电mos晶体管m0的漏极、端子t1和第二比较器comp2的反相输入端。第二基准电压vref2被施加到第二比较器comp2的非反相输入端。
31.电容器c1的一端外部连接到端子t1，电容器c1的另一端连接到接地电位。
32.参考示例的如此配置的比较器电路10如下方式进行操作。
33.电阻器r1和r2基于输入电压vin产生电压。具体地，电阻器r1和r2产生作为输入电压vin的分压的电压vdiv。
34.第一比较器comp1将电压vdiv与第一基准电压vref1进行比较，并且输出指示比较结果的电压vout1。当电压vdiv小于第一基准电压vref1时，第一比较器comp1将电压vout1设定为高(high)电平。当电压vdiv大于第一基准电压vref1时，第一比较器comp1将电压vout1设定为低(low)电平。
35.放电mos晶体管m0在电压vout1为高电平时接通，在电压vout1为低电平时关断。
36.当放电mos晶体管m0导通时，电容器c1放电，并且当放电mos晶体管m0关断时，电容器c1以从电流源cs1输出的恒定电流i1进行充电。
37.第二比较器comp2将电容器c1的电压vc1(电容器c1一端侧上的电压)与第二基准电压vref2进行比较，并且输出指示比较结果的电压vout2。当电压vc1小于第二基准电压vref2时，第二比较器comp2将电压vout2设定为高电平。当电压vc1大于第二基准电压vref2
时，第二比较器comp2将电压vout2设定为低电平。
38.图2是示出在输入电压vin增加然后暂时减小的情况下参考示例的比较器电路10的电压波形的时间图。图2中所示的每个曲线图的水平轴指示时间，图2中所示的每个曲线图的垂直轴指示电压。假设电容器c1在时刻t0完全放电。
39.在电压vout1从高电平切换到低电平的时刻t10，电容器c1的充电开始。在电容器c1的充电期间，电容器c1的电压vc1以由恒定电流i1的值和电容器c1的电容值限定的斜度(增加速率)增加。
40.在电容器c1的电压vc1超过第二基准电压vref2的时刻t20，电压vout2从高电平切换到低电平。在这种情况下，从时刻t10到时刻t20的延迟时间td1是通过将电容器c1的电容值乘以第二基准电压vref2的值并将所得乘积除以恒定电流i1的值而获得的时间量。
41.然而，在输入电压vin暂时减小的情况下，在电容器c1完全放电之前开始电容器c1的充电，使得在这种情况下延迟时间td2短于作为原始值的延迟时间td1。
42.例如，当在时刻t20之后输入电压vin减小到使得电压vdiv变得小于第一基准电压vref1的程度时，电压vout1从低电平切换到高电平(时刻t30)。从时刻t30开始电容器c1的放电以减小电容器c1的电压vc1。
43.当电压vc1变得小于第二基准电压vref2时，电压vout2从低电平切换到高电平(时刻t40)。此后，当输入电压vin增加到使得电压vdiv变得大于第一基准电压vref1的程度时，电压vout1从高电平切换到低电平(时刻t50)。从时刻t50开始对电容器c1进行充电以增加电容器c1的电压vc1。
44.当电压vc1变得大于第二基准电压vref2时，电压vout2从高电平切换到低电平(时刻t60)。从时刻t50到时刻t60的延迟时间td2短于作为原始值的延迟时间td1。
45.使用延迟时间来调整信号传输时间，并且因此可以例如控制随后提供给参考示例的比较器电路10的器件序列，并且防止半导体集成电路装置100由于噪声而发生故障等。换言之，当延迟时间变得短于其原始值时，序列控制和防止故障等可能受到不利影响。
46.《第一实施例》
47.图3是示出第一实施例的半导体集成电路装置101的示意性配置的图。在图3中，与图1中的部件相同的部件由相同的附图标记表示，并且适当地省略了其详细描述。
48.第一实施例的半导体集成电路装置101包括第一实施例的比较器电路11和端子t1。电容器c1外部连接到第一实施例的半导体集成电路装置101的端子t1。
49.第一实施例的比较器电路11包括电阻器r1和r2、第一比较器comp1、放电mos晶体管m0、电流源cs1、第二比较器comp2、第三比较器comp3、逻辑电路l1和开关sw1。
50.放电mos晶体管m0和电流源cs1是被配置为基于电压vout1在电容器c1的充电和放电之间切换的充电/放电部分的示例。
51.第三比较器comp3、逻辑电路l1和开关sw1是控制部分的示例，所述控制部分被配置为在当上述充电/放电部分执行从电容器c1的充电切换到电容器c1的放电时电容器c1的电压vc1大于预定值的情况下，向第一比较器comp1提供预定电压而不是基于输入电压vin的电压(电压vdiv)，直到电容器c1的电压vc1变得小于预定值，使得电容器c1的放电由上述充电/放电部分维持。此外，逻辑电路l1和开关sw1是开关部分的示例，所述开关部分被配置为基于电压vout1和电压vout3在将基于输入电压vin的电压(电压vdiv)提供给第一比较器
comp1以及将预定电压而不是基于输入电压vin的电压(电压vdiv)提供给第一比较器comp1之间切换。
52.在此实施例中，上述预定值是第三基准电压vref3的值，上述预定电压是接地电位。此外，与此同时，在此实施例中，作为输入电压vin的分压的电压vdiv用作基于输入电压vin的电压，例如，输入电压vin本身可以用作基于输入电压vin的电压，或者例如，通过输入电压vin的电平移位获得的电压可以用作基于输入电压vin的电压。
53.第三比较器comp3的非反相输入端连接到电流源cs1的另一端、放电mos晶体管m0的漏极、端子t1和第二比较器comp2的反相输入端。
54.第三基准电压vref3被施加到第三比较器comp3的反相输入端。
55.电压vout1和电压vout3被输入到逻辑电路l1，并且逻辑电路l1基于电压vout1和电压vout3控制开关sw1。开关sw1的一端连接到电阻器r1的另一端、电阻器r2的一端和第一比较器comp1的反相输入端。开关sw1的另一端连接到接地电位。
56.第三比较器comp3将电容器c1的电压vc1与第三基准电压进行比较，并且输出指示比较结果的电压vout3。当电容器c1的电压vc1大于第三基准电压vref3时，第三比较器comp3将电压vout3设定为高电平。当电容器c1的电压vc1小于第三基准电压vref3时，第三比较器comp3将电压vout3设定为低电平。
57.逻辑电路l1在电压vout1和电压vout3都处于高电平时接通开关sw1，并且在电压vout1和电压vout3中的至少一个电压处于低电平时关断开关sw1。
58.图4是示出在输入电压vin上升然后暂时减小的情况下第一实施例的比较器电路11的电压波形的时间图。图4中所示的每个曲线图的水平轴指示时间，图4中所示的每个曲线图的垂直轴指示电压。假设电容器c1在时刻t0完全放电。
59.这里，省略了对与参考示例的比较器电路10的部件相同的部件的描述。
60.在时刻t10之后，电容器c1的电压vc1增加到超过第三基准电压vref3的程度，电压vout3从低电平切换到高电平(时刻t15)。即使当电压vout3处于高电平时，只要电压vout1处于低电平，电压vdiv仍被提供给第一比较器comp1的反相输入端。
61.在从时刻t30到时刻t55的时间期间，电压vout1和电压vout3都处于高电平，因此第一比较器comp1的反相输入端连接到接地电位。因此，即使当输入电压vin在时刻t30之后增加时，电压vout1也保持在高电平，直到电容器c1的电压vc1变得小于第三基准电压vref3的时刻t55。
62.从时刻t55到时刻t60执行的操作与从时刻t10到时刻t20执行的操作相同。在时刻t10处，电容器c1的电压vc1等于接地电位，而在时刻t55处，电容器c1的电压vc1等于第三基准电压vref3。这种差异导致延迟时间td1和延迟时间td2之间的差。通过将第三基准电压vref3设定为基本上等于接地电位，可使延迟时间td2基本上等于延迟时间td1。换言之，可以抑制延迟时间td2短于作为原始值的延迟时间td1的现象。
63.尽管还可以想到将第三基准电压vref3设定为等于接地电位，但是在第三基准电压vref3从第三基准电压vref3的设定值(接地电位)变化到负值的情况下，可能不能彻底地执行从电容器c1的放电到电容器c1的充电的切换。
64.因此，期望将第三基准电压vref3设定为大于接地电位，即，将第三基准电压vref3设定为大于0。
65.此外，可以在不使用锁存电路的情况下配置逻辑电路l1，因此不用担心锁存电路由于噪声等而发生故障而向开关sw1输出错误的逻辑信号。换言之，上述控制部分不包括锁存电路。因此，可以防止上述控制部分由于噪声等而发生故障。
66.图5是示出第一实施例的比较器电路11的第一具体示例的图。比较器电路11a是第一实施例的比较器电路11的第一具体示例。
67.比较器电路11a包括与(and)门a1和n沟道型第一mos晶体管m1。与门a1是第一实施例的比较器电路11的逻辑电路l1的具体示例，并且第一mos晶体管m1是第一实施例的比较器电路11的开关sw1的具体示例。
68.与门a1的第一输入端连接到第一比较器comp1的输出端和放电mos晶体管m0的栅极。与门a1的第二输入端连接到第三比较器comp3的输出端。与门a1的输出端连接到第一mos晶体管m1的栅极。
69.第一mos晶体管m1的漏极连接到电阻器r1的另一端、电阻器r2的一端和第一比较器comp1的反相输入端。第一mos晶体管m1的源极连接到接地电位。
70.图6是示出第一实施例的比较器电路11的第二具体示例的图。比较器电路11b是第一实施例的比较器电路11的第二具体示例。
71.比较器电路11b包括n沟道型第一mos晶体管m1和n沟道型第二mos晶体管m2。第一mos晶体管m1和第一mos晶体管m2是第一实施例的比较器电路11的逻辑电路l1和开关sw1的具体示例。比较器电路11b具有这样的电路配置，其中逻辑电路l1和开关sw1彼此一体地形成，因此可以使用与比较器电路11a中使用的元件相比较更少的元件来形成。
72.第一mos晶体管m1的栅极连接到第一比较器comp1的输出端和放电mos晶体管m0的栅极。第二mos晶体管m2的栅极连接到第三比较器comp3的输出端。
73.第一mos晶体管m1的漏极连接到电阻器r1的另一端、电阻器r2的一端和第一比较器comp1的反相输入端。第一mos晶体管m1的源极连接到第二mos晶体管m2的漏极。第二mos晶体管m2的源极连接到接地电位。
74.《第二实施例》
75.图7是示出第二实施例的半导体集成电路装置102的示意性配置的图。在图7中，与图3中的部件相同的部件由相同的附图标记表示，并且适当地省略了其详细描述。
76.第二实施例的半导体集成电路装置102包括第二实施例的比较器电路12和端子t1。电容器c1外部连接到第二实施例的半导体集成电路装置102的端子t1。
77.第二实施例的比较器电路12与第一实施例的比较器电路11的开关sw1的位置不同，而在其他方面相同。在第二实施例的比较器电路12中，将输入电压vin施加到开关sw1的一端，并且将电阻器r1的一端连接到开关sw1的另一端。
78.同样在第二实施例的比较器电路12中，类似于第一实施例的比较器电路11，当开关sw1导通时，将输入电压vin的分压提供到第一比较器comp1的非反相输入端，并且当开关sw1关断时，接地电位连接到第一比较器comp1的非反相输入端。
79.第二实施例的比较器电路12提供与第一实施例的比较器电路11的效果类似的效果。
80.图8是示出第二实施例的比较器电路12的第一具体示例的图。比较器电路12a是第二实施例的比较器电路12的第一具体示例。
81.比较器电路12a包括与门a1和p沟道型第一mos晶体管m1。与门a1是第二实施例的比较器电路12的逻辑电路l1的具体示例，第一mos晶体管m1是第二实施例的比较器电路12的开关sw1的具体示例。
82.与门a1的第一输入端连接到第一比较器comp1的输出端和放电mos晶体管m0的栅极。与门a1的第二输入端连接到第三比较器comp3的输出端。与门a1的输出端连接到第一mos晶体管m1的栅极。
83.输入电压vin被施加到第一mos晶体管m1的源极。第一mos晶体管m1的漏极连接到电阻器r1的一端。
84.图9是示出第二实施例的比较器电路12的第二具体示例的图。比较器电路12b是第二实施例的比较器电路12的第二具体示例。
85.比较器电路12b包括p沟道型第一mos晶体管m1和p沟道型第二mos晶体管m2。第一mos晶体管m1和第一mos晶体管m2是第二实施例的比较器电路12的逻辑电路l1和开关sw1的具体示例。比较器电路12b具有这样的电路配置，其中逻辑电路l1和开关sw1彼此一体地形成，因此可以使用与比较器电路12a中使用的元件相比较更少的元件来形成。
86.第一mos晶体管m1的栅极连接到第一比较器comp1的输出端和放电mos晶体管m0的栅极。第二mos晶体管m2的栅极连接到第三比较器comp3的输出端。
87.输入电压vin被施加到第一mos晶体管m1的源极和第二mos晶体管m2的源极。第一mos晶体管m1的漏极和第二mos晶体管m2的漏极连接到电阻器r1的一端。
88.《其它实施例》
89.除了前述实施例之外，在不脱离本发明的精神的情况下，可以对本发明的配置进行各种修改。
90.半导体集成电路装置101的应用没有特别限制。例如，当半导体集成电路装置101是用于开关电源系统的半导体集成电路装置时，半导体集成电路装置101及其外部部件构成开关电源系统。另外，例如，当半导体集成电路装置101是led驱动器时，半导体集成电路装置101及其外部部件构成led照明器。与针对半导体集成电路装置101的描述类似的描述适用于半导体集成电路装置102的应用。
91.从第二比较器comp2输出的电压vout2可以在半导体集成电路装置内使用，或者可以采用这样的配置：在半导体集成电路装置中设置漏极开路电路等并且所述漏极开路电路等用于将基于电压vout2的电压输出到半导体集成电路装置外部。
92.在前述实施例中，电容器c1外部连接到半导体集成电路装置。不同于此配置，例如，电容器c1可构建于半导体集成电路装置中。
93.在前述实施例中，比较器电路被配置为包括mos晶体管。不同于此配置，例如，代替mos晶体管，可以使用双极晶体管。
94.此外，在前述实施例中，第二比较器comp2输出的电压vout2以自下述时刻起的延迟从高电平切换到低电平：第一比较器comp1输出的电压vout1从高电平切换到低电平的时刻。不同于此配置，例如，可以采用第二比较器comp2输出的电压vout2以自下述时刻起的延迟从低电平切换到高电平的配置：第一比较器comp1输出的电压vout1从低电平切换到高电平的时刻。为了实现该变形例，例如，可以采用第一比较器comp1的反相输入端和非反相输入端被彼此替换，第二比较器comp1的反相输入端和非反相输入端被彼此替换的配置，并且
使用p沟道型mos晶体管而不是n沟道型mos晶体管作为mos晶体管m1。
95.如上所述，前述实施例在所有方面都应被解释为说明性的而非限制性的。本发明的技术范围由所附权利要求书而不是由前述实施例的描述来指示，并且应当理解，落入权利要求书的等同物的含义和范围内的所有改变旨在被包含在其中。
96.至此描述的比较器电路(11、12)具有包括第一比较器(comp1)、充电/放电部分(m0、cs1)、第二比较器(comp2)、和控制部分(comp3、l1、sw1)的配置(第一配置)，第一比较器(comp1)被配置为将基于输入电压的电压与第一基准电压进行比较；充电/放电部分(m0、cs1)被配置为基于第一比较器的输出在电容器(c1)的充电和放电之间切换；第二比较器(comp2)被配置为将电容器的电压与第二基准电压进行比较；控制部分(comp3、l1、sw1)被配置为：在当充电/放电部分执行从电容器的充电到电容器的放电的切换时电容器的电压大于预定值的情况下，向第一比较器提供预定电压而不是基于输入电压的电压，直到电容器的电压变得小于预定值，使得电容器的放电由充电/放电部分维持。
97.上述第一配置的比较器电路可以抑制延迟时间变得短于其原始值的现象。
98.上述第一配置的比较器电路可以具有预定值大于0的配置(第二配置)。
99.在上述第二配置的比较器电路中，即使当预定值由设定值变化时，也可以彻底地执行从电容器的放电到电容器的充电的切换。
100.上述第一或第二配置的比较器电路可以具有其中控制部分包括被配置为将电容器的电压与第三基准电压进行比较的第三比较器(comp3)的配置(第三配置)。
101.在上述第三配置的比较器电路中，第三基准电压被设定为具有预定值，因此控制部分可以以相对简单的配置形成。
102.上述第三配置的比较器电路可以具有其中控制部分包括开关部分(l1、sw1)的配置(第四配置)，该开关部分(l1、sw1)被配置为基于第一比较器的输出和第三比较器的输出，在向第一比较器提供基于输入电压的电压与向第一比较器提供预定电压而不是基于输入电压的电压之间切换。
103.在上述第四配置的比较器电路中，控制部分可以以更简单的配置形成。
104.上述第四配置的比较器电路可以具有其中开关部分包括被配置为基于第一比较器的输出进行接通或关断的第一晶体管(m1)和被配置为基于第三比较器的输出进行接通或关断的第二晶体管(m2)的配置(第五配置)。
105.在上述第五配置的比较器电路中，可以减少开关部分中元件的数量。
106.上述第四或第五配置的比较器电路可以具有其中第一比较器包括第一输入端和第二输入端的配置(第六配置)，第一输入端被配置为接收向其提供的第一基准电压，并且开关部分被配置为切换是否将第二输入端短路到预定电压。
107.在上述第六配置的比较器电路中，开关部分可以以相对简单的配置形成。
108.上述第四或第五配置的比较器电路可以具有其中第一比较器包括第一输入端和第二输入端的配置(第七配置)，第一输入端被配置为接收向其提供的第一基准电压，第二输入端被配置为连接到第一电阻器的第一端和第二电阻器的第一端，第二电阻器的第二端被配置为接收向其施加的预定电压，并且开关部分被配置为在向第一电阻器的第二端施加输入电压和将第一电阻器的第二端设置为开路状态之间切换。
109.在上述第七配置的比较器电路中，开关部分可以以相对简单的配置形成。
110.上述第一至第七配置中任一配置的比较器电路可以具有其中控制部分不包括锁存电路的配置(第八配置)。
111.上述第八配置的比较器电路可以防止控制部分由于噪声等而发生故障。
112.至此描述的半导体集成电路装置具有包括上述第一至第八配置中任一配置的比较器电路的配置(第九配置)。
113.上述第九配置的半导体集成电路装置可以抑制比较器电路中的延迟时间变得短于其原始值的现象。
114.附图标记列表
115.10参考示例的比较器电路
116.11第一实施例的比较器电路
117.11a、11b、12a、12b比较器电路
118.12第二实施例的比较器电路
119.100参考示例的半导体集成电路装置
120.101第一实施例的半导体集成电路装置
121.102第二实施例的半导体集成电路装置
122.a1与门
123.c1电容器
124.cs1电流源
125.comp1至comp3第一至第三比较器
126.l1逻辑电路
127.m0放电mos晶体管
128.m1第一mos晶体管
129.m2第二mos晶体管
130.r1、r2电阻器
131.t1端子
132.sw1开关。