技术特征：
1.一种数模混合的接口控制电路，其特征在于，其包括：共享引脚；模式检测电路，其用于检测总线传输是否启动，并基于检测结果通过其输出端输出模式判断信号mode；引脚逻辑电路，其输入端与所述模式检测电路的输出端相连，其输出端与所述共享引脚相连，所述引脚逻辑电路基于所述模式检测电路输出的所述模式判断信号mode配置所述共享引脚为数字模式下的数据信号引脚或模拟模式下的模拟信号引脚。2.根据权利要求1所述的数模混合的接口控制电路，其特征在于，当检测到总线传输已启动时，所述模式检测电路输出所述模式判断信号mode的第一逻辑电平；否则，所述模式检测电路输出所述模式判断信号mode的第二逻辑电平；当所述模式判断信号mode为第一逻辑电平时，所述引脚逻辑电路配置所述共享引脚为数字模式下的数据信号引脚；当所述模式判断信号mode为第二逻辑电平时，所述引脚逻辑电路配置所述共享引脚为模拟模式下的模拟信号引脚。3.根据权利要求2所述的数模混合的接口控制电路，其特征在于，所述总线传输为i2c总线传输；所述模式检测电路的输入端与串行时钟线引脚相连；所述模式检测电路通过判断在预定时长内所述串行时钟线引脚是否有预定个数的时钟信号到达，来检测所述总线传输是否启动。4.根据权利要求3所述的数模混合的接口控制电路，其特征在于，其还包括第一电阻r1，所述串行时钟线引脚经所述电阻r1与电源端vddio相连。5.根据权利要求4所述的数模混合的接口控制电路，其特征在于，其还包括第二电阻r2，所述共享引脚为串行数据线引脚；所述共享引脚经所述电阻r1与电源端vddio相连。6.根据权利要求3-5任一所述的数模混合的接口控制电路，其特征在于，所述模式检测电路包括：时钟检测器，其用于检测所述串行时钟线引脚是否有时钟脉冲，并基于检测结果通过其输出端输出数字模式启动信号start，当检测到所述串行时钟线引脚有时钟脉冲时，所述时钟检测器输出数字模式启动信号start的第一逻辑电平；否则，所述时钟检测器输出所述数字模式启动信号start的第二逻辑电平；模式检测单元，其使能端与所述时钟检测器的输出端相连，当所述数字模式启动信号start为第二逻辑电平时，使所述模式检测单元不工作；当所述数字模式启动信号start为第一逻辑电平时，使能所述模式检测单元工作，此时，所述模式检测单元用于判断在预定时长内所述串行时钟线引脚是否有预定个数的时钟信号到达，并基于判断结果通过其输出端输出所述模式判断信号mode。7.根据权利要求6所述的数模混合的接口控制电路，其特征在于，当在预定时长内scl引脚有预定个数的时钟信号到达时，表示检测到i2c总线传输已启动，所述模式检测单元输出所述模块判断信号mode的第一逻辑电平；
否则，所述模式检测单元输出所述模块判断信号mode的第二逻辑电平。8.根据权利要求7所述的数模混合的接口控制电路，其特征在于，所述模式检测单元包括：时长产生器，其使能端与所述时钟检测器的输出端相连，当所述数字模式启动信号start为第二逻辑电平时，使所述时长产生器不工作；当所述数字模式启动信号start为第一逻辑电平时，使能所述时长产生器工作，此时，所述时长产生器开始计时，并在预定时长到达后通过其输出端输出时长信号tims的第一逻辑电平，否则，所述时长产生器通过其输出端输出所述时长信号tims的第二逻辑电平；时钟计数器，其使能端与所述时钟检测器的输出端相连，其第一输入端与所述串行时钟线引脚相连，当所述数字模式启动信号start为第二逻辑电平时，使所述时钟计数器不工作；当所述数字模式启动信号start为第一逻辑电平时，使所述能时钟计数器工作，此时，所述时钟计数器计数所述串行时钟线引脚的时钟个数，并在计数值达到预定个数后通过其输出端输出计数信号counter的第一逻辑电平，否则，所述时钟计数器输出端输出所述计数信号counter的第二逻辑电平；模式判断单元，其第一输入端与所述时长产生器的输出端相连，其第二输入端与所述时钟计数器的输出端相连，所述模式判断单元基于所述时长信号tims和所述计数信号counter，判断在预定时长内scl引脚是否有预定个数的时钟信号到达，并基于判断结果通过其输出端输出模式判断信号mode。9.根据权利要求8所述的数模混合的接口控制电路，其特征在于，所述时钟计数器的第二输入端与所述时长产生器的输出端相连；当所述时长产生器在预定时长到达后通过其输出端输出时长信号tims的第一逻辑电平时，所述时钟计数器重置或清零。10.根据权利要求3所述的数模混合的接口控制电路，其特征在于，所述预定时长为1毫秒；所述预定个数为8。11.根据权利要求3所述的数模混合的接口控制电路，其特征在于，所述引脚逻辑电路基于所述模式检测电路输出的所述模式判断信号mode配置所述共享引脚为数字模式下的数据输入输出引脚或模拟模式下的模拟信号输出引脚。
技术总结
本发明提供一种数模混合的接口控制电路，其包括：共享引脚；模式检测电路，其用于检测总线传输是否启动，并基于检测结果通过其输出端输出模式判断信号mode；引脚逻辑电路，其输入端与所述模式检测电路的输出端相连，其输出端与所述共享引脚相连，所述引脚逻辑电路基于所述模式检测电路输出的所述模式判断信号mode配置所述共享引脚为数字模式下的数据信号引脚或模拟模式下的模拟信号引脚。与现有技术相比，本发明可以使同一个引脚承担数字模式下的数据信号引脚或者模拟模式下的模拟信号引脚的两种功能。的两种功能。的两种功能。
技术研发人员：金羊华 丁希聪 郭亚 柯亮
受保护的技术使用者：美新半导体（天津）有限公司
技术研发日：2022.04.26
技术公布日：2022/8/5