逐次逼近型模数转换器及其转换方法与流程

本发明涉及集成电路设计，特别是涉及一种逐次逼近型模数转换器及其转换方法。

背景技术：

1、模数转换器(adc)是连接自然界模拟量和虚拟世界数字量之间的关键模块，被广泛地运用到各种电子系统中，它的精度和速度直接决定了电子系统的精度和速度。sar adc的分辨率大约在8位到16位之间，相对其它类型的adc，如pipeline adc、sigma-delta adc，其优点是面积小、功耗低，缺点则是速度较慢。由于工艺的非理想性，adc精度和采样率是相互制约的，难以同时满足高速度和高精度的需求，在设计时需要考虑精度和速度的折中；n位分辨率的adc在实际运用中的精度都低于甚至远低于n位，因此，保证adc实际精度尽可能地接近其架构的分辨率也是非常有必要的。

2、现有的sar adc，通常包括比较器、sar逻辑和dac，其中n位的dac以桥接电容的方式将其电容阵列分为a位lsb电容和(n-a)位msb电容两个部分，且桥接电容略大于1c。为方便说明，这里以3位lsb电容与4位msb电容组成的7位dac为例，如图1所示，其工作原理为：

3、在采样阶段，dac电容阵列开关全接vin信号，开关s0下打，使vn＝vcm；

4、在转换阶段，开关s0上打，使比较器正输入端等于vcm，开关s1接gnd；sar逻辑在第一个转换周期将b6接到vref，b5～b0接gnd，比较器比较vn与vcm；在下一个转换周期，b5接vref，b4～b0接gnd，若上一个转换周期的比较结果为1，b6仍然接vref，若比较结果为0，则b6切换到gnd，再次比较vn与vcm；以此类推，最终b6～b0的值就是vin对应的ad值。

5、比较器负输入端的电压在转换阶段的值可表示如下，b6～b0取1代表开关b6～b0接vref：

6、

7、如上述公式，逐次比较的过程是使vn逐渐逼近vcm的过程，也就是给b6～b0赋予不同的值使逐渐逼近vin的过程，二进制b6b5b4b3b2b1b0即所求的ad值。

8、现有技术中，adc转换的ad值由公式一决定，在逐次逼近的过程中，如果某一位的比较结果判决错误，那么该位的后续位数将进入错误的逐次逼近路径，最终导致实际的ad值偏离理想的ad值，从而产生误差。

9、举例说明，如图2所示，由于比较器的判决错误，导致转换的ad值比理想的ad值大2lsb，即产生2lsb的误差；这种情况通常发生在转换开始的前几个周期，因为前几个周期逼近步进较大，比较器容易出现这种情况：以图1的adc为例，当比较器负端电压vn从远低于vcm跳变为略大于vcm，此时比较器离开过驱动的恢复速度不够快且转换周期过短导致比较器状态来不及翻转，造成比较器判决出错，最终比较器输出的是错误逻辑1，而非正确逻辑0，使后续位数进入错误的逼近路径，最终得到错误的ad值0111000，而非正确的ad值0110110。

10、基于上述分析，可见，现有技术存在如下缺点：无法识别比较器判决错误的产生与否并做出相应的校准，adc的高速度和高精度极难二者同时满足，桥接电容略大于单位电容易产生工艺偏差。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逐次逼近型模数转换器及其转换方法，用于解决现有sar adc因无法识别比较器的判决错误而导致实际ad值偏离理想ad值的问题。

2、为实现上述目的及其他相关目的，本发明提供一种逐次逼近型模数转换器，所述模数转换器包括：

3、数模转换模块，包括误差识别电容，受控于开关切换信号，用于在msb转换周期和lsb转换周期之间增设一附加转换周期，并在所述附加转换周期内利用所述误差识别电容来对比较模块是否出现判决错误进行识别；

4、比较模块，连接所述数模转换模块的输出端，用于比较所述数模转换模块的输出电压与共模电压并输出比较结果；

5、逻辑控制模块，连接所述比较模块的输出端，用于根据所述比较结果调节所述开关切换信号，以及，根据所述比较结果产生相应权重位的转换值；

6、误差识别/校准模块，连接所述逻辑控制模块的输出端，用于根据msb电容中最低权重位对应的转换值与所述误差识别电容对应的转换值来判断所述比较模块是否出现判决错误，并在所述比较模块出现判决错误时产生误差识别信号，在所述比较模块未出现判决错误时，基于所有权重位的转换值得到最终ad值。

7、可选地，所述模数转换器还包括：

8、时钟频率控制模块，连接于所述误差识别/校准模块和所述逻辑控制模块之间，用于根据所述误差识别信号降低所述模数转换器的转换频率并复位所述逻辑控制模块；

9、所述数模转换模块还用于在所述比较模块出现判决错误时，进行采样电荷降速再分配。

10、可选地，所述时钟频率控制模块采用时钟分频方式来降低所述模数转换器的转换频率。

11、可选地，所述误差识别/校准模块还用于在所述比较模块至少连续两次出现判决错误时，基于所有权重位的转换值得到初始ad值，并对所述初始ad值直接进行校准来得到所述最终ad值；此时，所述误差识别/校准模块不再产生所述误差识别信号。

12、可选地，在所述比较模块出现判决错误，且所述msb电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为0时，最终ad值＝初始ad值+1-2a；在所述比较模块出现判决错误，且所述msb电容中最低权重位对应的转换值与所述误差识别电容对应的转换值均为1时，最终ad值＝初始ad值+1+2a；其中，a为lsb电容的个数。

13、可选地，在所述比较模块未出现判决错误时，所述误差识别/校准模块基于所有权重位的转换值得到初始ad值，并基于所述初始ad值得到所述最终ad值；其中，最终ad值＝初始ad值+1。

14、可选地，所述数模转换模块包括：a个lsb电容、a个lsb开关、b个msb电容、b个msb开关、桥接电容、误差识别电容、误差识别开关及共模开关；

15、a个所述lsb电容的上极板连接所述桥接电容的下极板，下极板通过对应的所述lsb开关选通连接基准电压或地；

16、b个所述msb电容的上极板连接所述桥接电容的上极板并通过所述共模开关连接共模电压，同时作为所述数模转换模块的输出端，下极板通过对应的所述msb开关选通连接输入电压、基准电压或地；

17、所述误差识别电容的上极板连接所述桥接电容的上极板，下极板通过所述误差识别开关选通连接基准电压或地；

18、其中，a个所述lsb电容的容值由低权重位至高权重位依次为20c、21c…2a-1c，b个所述msb电容的容值由低权重位至高权重位依次为21c、21c、22c…2n-a-1c，所述误差识别电容的容值为1c，所述桥接电容的容值为1c；a≥2，b≥a，n＝a+b，c为单位电容。

19、可选地，所述比较模块包括：输入开关及比较器；所述比较器的正输入端通过所述输入开关连接共模电压，负输入端连接所述数模转换模块的输出端，输出端作为所述比较模块的输出端。

20、可选地，在所述数模转换模块包括所述共模开关时，采用二选一开关替换所述共模开关和所述输入开关；其中，所述二选一开关的公共端连接所述共模电压，第一选择端连接所述比较器的正输入端，第二选择端连接b个所述msb电容的上极板。

21、本发明还提供一种如上任一项所述的逐次逼近型模数转换器的转换方法，所述转换方法包括：

22、采样阶段：对所述输入电压进行采样；

23、转换阶段：对msb电容中最高权重位进行转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行msb电容中次高权重位的转换，依次类推，直至完成msb电容中最低权重位的转换；

24、对所述误差识别电容进行转换，并判断其转换值与msb电容中最低权重位的转换值是否相同；

25、若相同，则表明比较模块出现判决错误；

26、若不同，则表明比较模块未出现判决错误，此时，继续进行lsb电容中最高权重位的转换，基于最高权重位的转换值对数模转换模块进行电荷重新分配并进行lsb电容中次高权重位的转换，依次类推，直至完成lsb电容中最低权重位的转换。

27、可选地，所述转换方法还包括：在所述比较模块出现判决错误时，降低所述模数转换器的转换频率并复位逻辑控制模块，以控制数模转换模块进行采样电荷降速再分配。

28、可选地，在采样电荷降速再分配后所述比较模块仍出现判决错误时，所述转换方法还包括：基于所有权重位的转换值得到初始ad值，并对所述初始ad值直接进行校准来得到最终ad值；在所述比较模块未出现判决错误时，完成所述lsb电容中最低权重位的转换后，所述转换方法还包括：基于所有权重位的转换值得到初始ad值，并基于所述初始ad值得到最终ad值。

29、如上所述，本发明的逐次逼近型模数转换器及其转换方法，通过引入误差识别电容、误差识别/校准模块和时钟频率控制模块，可在附加转换周期进行比较器判决错误的识别和校准，即能够在附加转换周期有效检测出转换过程中比较器是否出现判决错误，并在比较器出现判决错误时，根据误差识别信号自动进行采样电荷降速再分配的细校准过程，以此来降低因比较器离开过驱动的恢复速度不够快和工作频率过高所带来的判决错误；如果细校准后比较器仍出现判决错误，则直接进行粗校准；经过细校准和粗校准，极大地减少了模数转换器的积分非线性(inl)和微分非线性(dnl)，在不改变分辨率的前提下有效提高了转换精度。本发明的模数转换器，在正常情况下以高速运行，仅在比较器出现判决错误时自动降速进行细校准，但由于比较器判决错误出现的概率小，因此能在整体上保证模数转换器以高速度进行工作的同时有效提高其精度；此外，所有电容均使用1c大小的比例电容，可以提高工艺的匹配性。