半导体结构及其形成方法与流程

本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

2、dram等半导体结构中通常采用埋入式字线结构或者水平字线结构、且将位线与晶体管端面电连接。为了追求更快的响应速率、更低的功耗和更高的存储密度，dram等半导体结构的尺寸不断微缩，埋入式字线或者水平字线结构制造的工艺难度不断增大，位线与晶体管之间的接触电阻也随之增大，从而导致半导体结构电性能的下降。

3、因此，如何在简化半导体结构制造工艺的同时，改善半导体结构的电性能，是当前亟待解决的技术问题。

技术实现思路

1、本公开一些实施例提供的半导体结构及其形成方法，用于简化所述半导体结构的制造工艺，并改善半导体结构的电性能。

2、根据一些实施例，本公开提供了一种半导体结构，包括：

3、衬底；

4、存储结构，位于所述衬底上，包括晶体管，所述晶体管包括有源区和栅极结构，所述有源区包括沟道区、以及沿第一方向位于所述沟道区相对两侧的第一源漏区和第二源漏区，所述沟道区环绕所述栅极结构的外周，所述第一方向与所述衬底的顶面平行；

5、字线，至少包括字线主体部，所述字线主体部沿第二方向延伸，且与所述栅极结构电连接，所述第二方向与所述衬底的顶面垂直；

6、位线，至少包括位线主体部，所述位线主体部沿所述第二方向延伸、并与所述第一源漏区电连接，且所述第一源漏区环绕所述位线主体部的外周。

7、在一些实施例中，两个所述存储结构沿所述第一方向排布，且沿所述第一方向排布的两个所述存储结构共用一个所述第一源漏区，且两个所述沟道区位于共用的所述第一源漏区的相对两侧；

8、沿所述第一方向排布的两个所述存储结构中共用的所述第一源漏区环绕一个所述位线主体部的外周。

9、在一些实施例中，所述存储结构包括沿所述第二方向间隔排布的多个所述晶体管；

10、所述字线主体部与所述存储结构内沿所述第二方向间隔排布的多个所述晶体管中的所述栅极结构电连接；

11、所述位线主体部与所述存储结构内沿所述第二方向间隔排布的多个所述晶体管中的所述第一源漏区电连接，且所述存储结构内沿所述第二方向间隔排布的多个所述晶体管中的所述第一源漏区环绕所述位线主体部的外周。

12、在一些实施例中，所述存储结构还包括电容器，所述电容器包括：

13、下电极层，连续覆盖沿所述第二方向间隔排布的多个所述晶体管中的所述第二源漏区的至少部分表面；

14、电介质层，覆盖整个所述下电极层表面；

15、上电极层，覆盖整个所述电介质层表面。

16、在一些实施例中，还包括：

17、漏极隔离层，位于沿所述第二方向相邻的所述晶体管之间，且覆盖于所述有源区中的所述第二源漏区的至少部分表面；

18、所述下电极层连续覆盖所述第二源漏区的顶面、所述第二源漏区的底面、所述第二源漏区的侧面、以及所述漏极隔离层的侧面。

19、在一些实施例中，多个所述存储结构沿第三方向间隔排布，所述第三方向与所述衬底的顶面平行，且所述第一方向与所述第三方向相交；

20、所述字线包括沿所述第三方向间隔排布的多个所述字线主体部、以及沿所述第三方向延伸且与沿所述第三方向间隔排布的多个所述字线主体部电连接的字线延伸部，所述字线包含的多个所述字线主体部与沿所述第三方向间隔排布的多个所述存储结构中的所述栅极结构一一对应电连接。

21、在一些实施例中，所述位线还包括：

22、位线延伸部，位于所述位线主体部的上方且与所述位线主体部电连接，所述位线延伸部沿所述第一方向延伸，且所述位线延伸部沿第三方向的宽度大于或等于所述位线主体部沿所述第三方向的宽度，所述第三方向与所述衬底的顶面平行，且所述第一方向与所述第三方向相交。

23、在一些实施例中，所述位线还包括：

24、位线接触部，沿所述第二方向延伸，所述位线接触部沿所述第二方向的相对两端分别与所述位线主体部和所述位线延伸部接触电连接，且所述位线接触部沿所述第一方向的宽度大于或等于所述位线主体部沿所述第一方向的宽度。

25、在一些实施例中，所述沟道区、所述第一源漏区和所述第二源漏区中包括相同类型的掺杂离子，且所述第一源漏区的离子掺杂浓度和所述第二源漏区的离子掺杂浓度均大于所述沟道区的离子掺杂浓度。

26、根据另一些实施例，本公开还提供了一种半导体结构的形成方法，包括如下步骤：

27、提供衬底；

28、形成半导体层于所述衬底上，所述半导体层中包括有源区，所述有源区包括沟道区、以及沿第一方向位于所述沟道区相对两侧的第一源漏区和第二源漏区，所述第一方向与所述衬底的顶面垂直；

29、于所述衬底上形成栅极结构、字线和位线，所述沟道区环绕所述栅极结构的外周，所述字线至少包括字线主体部，所述字线主体部沿第二方向延伸，且与所述栅极结构电连接，所述位线至少包括位线主体部，所述位线主体部沿所述第二方向延伸、并与所述第一源漏区电连接，且所述第一源漏区环绕所述位线主体部的外周，所述第二方向与所述衬底的顶面垂直。

30、在一些实施例中，多个所述半导体层沿所述第二方向间隔排布；于所述衬底上形成栅极结构、字线和位线的步骤包括：

31、形成沿所述第二方向贯穿多个所述半导体层的所述第一源漏区的第一沟槽；

32、于所述第一沟槽内形成所述位线主体部，所述位线主体部与沿所述第二方向间隔排布的多个所述半导体层中的所述第一源漏区接触电连接；

33、形成沿所述第二方向贯穿多个所述半导体层中的所述沟道区的第二沟槽；

34、于所述第二沟槽内形成所述字线主体部和所述栅极结构，所述栅极结构沿所述第二方向贯穿所述半导体层中的所述沟道区，所述字线主体部连接沿所述第二方向相邻的所述栅极结构。

35、在一些实施例中，所述半导体层中包括沿第三方向间隔排布的多个有源区，多个所述字线主体部沿所述第二方向一一贯穿多个所述有源区中的所述沟道区；所述第三方向与所述衬底的顶面平行，且所述第一方向与所述第三方向相交；于所述第二沟槽内形成所述字线主体部和所述栅极结构之后，还包括如下步骤：

36、于所述字线主体部的上方形成字线延伸部，所述字线延伸部沿所述第三方向延伸且与沿所述第三方向间隔排布的多个所述字线主体部电连接，所述字线包括所述字线主体部和所述字线延伸部。

37、在一些实施例中，于所述衬底上形成栅极结构、字线和位线的步骤还包括：

38、于所述位线主体部上方形成与所述位线主体部电连接的位线延伸部，所述位线延伸部沿所述第一方向延伸，且所述位线延伸部至少沿所述第三方向的宽度大于或等于所述位线主体部沿所述第三方向的宽度，所述位线包括所述位线主体部和所述位线延伸部，所述第三方向与所述衬底的顶面平行，且所述第一方向与所述第三方向相交。

39、在一些实施例中，于所述位线主体部上方形成与所述位线主体部电连接的位线延伸部的步骤包括：

40、于所述位线主体部的顶面形成沿所述第二方向延伸的位线接触部，所述位线接触部与所述位线主体部接触电连接，且在沿所述第二方向上，所述位线接触部的顶面位于所述字线延伸部的顶面之上，且所述位线接触部至少沿所述第一方向的宽度大于或等于所述位线主体部沿所述第一方向的宽度；

41、于所述位线接触部的顶面形成所述位线延伸部，所述位线延伸部与所述位线接触部接触电连接。

42、在一些实施例中，于所述衬底上形成栅极结构、字线和位线之后，还包括：

43、形成分别与沿所述第二方向间隔排布的多个所述有源区中的所述第二源漏区电形成连续覆盖沿所述第二方向间隔排布的多个所述有源区中的所述第二源漏区至少部分表面的下电极层；

44、形成覆盖于整个所述下电极层表面的电介质层；

45、形成覆盖于整个所述电介质层表面的上电极层，以形成包括所述下电极层、所述电介质层和所述上电极层的电容器。

46、本公开一些实施例提供的半导体结构及其形成方法，通过将沟道区环绕栅极结构的外周，形成沟道全环绕结构，同时，将第一源漏区环绕位线主体部的外周，形成第一源漏区全环绕结构，从而改善了半导体结构的电性能。同时，电连接存储结构内的栅极结构的字线主体部和电连接存储结构内的第一源漏区的位线主体部沿相同的方向延伸(例如均沿垂直于衬底的顶面的方向延伸)，能够简化半导体结构的制造工艺，降低半导体结构的制造成本。而且，所述位线主体部通过位线延伸部引出，所述字线主体部后续通过字线延伸部引出，在提高所述半导体结构内部空间利用率的同时，还能够进一步简化所述半导体结构的制造工艺。本公开另一些实施例提供的存储结构中包括多个并联的晶体管，能够增大存储结构内部的电流，从而进一步提高半导体结构的电性能。