一种特征频率倍频电路

1.本发明属于集成电路技术领域，更具体的说，尤其涉及一种特征频率倍频电路。


背景技术：

2.目前，特征频率倍频拓扑器件连接结构能够提高普通器件的截止频率到单个器件近似两倍的程度，但是，由于寄生参数以及金属连线等因素的影响，普通的特征频率倍频拓扑器件连接结构的性能往往受到限制，即常常很难达到1.5倍以上的单个器件的截止频率ft。而近年来，由于对超高速电路的速度要求越来越高，gaas，sige，inp等化合物工艺被广泛的应用于高速电路的制造，而由于先进的制造工艺，或者先进的工艺节点制程，往往需要更大的成本，因此在现有的工艺基础上，能够进一步的提升电路的性能，而又不需要额外的进行更多的成本开销显得尤其重要，而普通的特征频率倍频拓扑器件连接结构能够初步的满足这一需求，由于该基础结构的拓扑连接单一固定的限制，导致该基础结构对器件的截止频率提升。因此需要通过改变该基础结构的拓扑来探索进一步的提升特征频率倍频拓扑器件连接结构的截止频率。
3.现有技术中，多种特征频率倍频器件连接都采用silicon
–
germanium(sige)、heterojunction bipolar transistors(hbts)器件进行搭建，如图1所示，一般由3个器件一起连接而成。一般的传统结构对器件的提升有限，而且提升后的截止频率受到器件性能的限制，即常常由于电路器件连接拓扑结构的固定，难以突破原来的特征频率倍频器件性能上的壁垒，从而难以打破该器件性能的限制，来发挥全部的特征频率倍频的性能，从而不能完全满足高速电路宽带宽和高速度的要求。


技术实现要素：

4.有鉴于此，本发明的目的在于提供一种特征频率倍频电路，用于实现特征频率倍频电路的截止频率高于阈值，进而提高特征频率倍频电路的响应速度，优化系统性能。
5.本技术公开了一种特征频率倍频电路，包括：三个晶体管；
6.第一晶体管与第三晶体管串联连接，构成串联支路；
7.所述串联支路与第二晶体管的两端并联连接；
8.所述第一晶体管与所述第三晶体管之间的连接点，与所述第二晶体管的基极相连；
9.所述第一晶体管与所述第二晶体管之间的连接点，作为所述特征频率倍频电路的第一端；
10.所述第三晶体管与所述第二晶体管之间的连接点，作为所述特征频率倍频电路的第二端；
11.所述第一晶体管的基极，作为所述特征频率倍频电路的第三端；
12.所述特征频率倍频电路通过改变所述第三晶体管的连接关系以及设置电阻中的至少一个，来实现所述特征频率倍频电路的截止频率高于阈值。
13.可选的，在上述特征频率倍频电路中，所述第一晶体管的集电极与所述第二晶体管的集电极相连，连接点与所述特征频率倍频电路的第一端相连；
14.所述第一晶体管的发射极分别与所述第三晶体管的集电极和基极以及所述第二晶体管的基极相连；
15.所述第三晶体管的发射极与所述第二晶体管的发射极相连，连接点与所述特征频率倍频电路的第二端相连；
16.所述电阻设置于所述相应晶体管的相应端。
17.可选的，在上述特征频率倍频电路中，所述电阻为发射极电阻。
18.可选的，在上述特征频率倍频电路中，所述电阻为基极电阻。
19.可选的，在上述特征频率倍频电路中，所述电阻设置于所述第三晶体管的发射极处。
20.可选的，在上述特征频率倍频电路中，所述电阻设置于所述第三晶体管的基极与集电极之间。
21.可选的，在上述特征频率倍频电路中，所述第一晶体管的集电极与所述第二晶体管的集电极相连，连接点与所述特征频率倍频电路的第一端相连；
22.所述第一晶体管的发射极分别与所述第三晶体管的基极和所述第二晶体管的基极相连；
23.所述第三晶体管的集电极与所述第二晶体管的发射极相连，连接点与所述特征频率倍频电路的第二端相连。
24.可选的，在上述特征频率倍频电路中，所述第二晶体管的截止频率高于预设频率。
25.可选的，在上述特征频率倍频电路中，所述晶体管为双极型晶体管。
26.可选的，在上述特征频率倍频电路中，三个所述晶体管相同。
27.从上述技术方案可知，本发明提供的一种特征频率倍频电路，包括：第一晶体管与第三晶体管串联连接，构成串联支路；串联支路与第二晶体管的两端并联连接；第一晶体管与第三晶体管之间的连接点，与第二晶体管的基极相连；第一晶体管与第二晶体管之间的连接点，作为特征频率倍频电路的第一端；第三晶体管与第二晶体管之间的连接点，作为特征频率倍频电路的第二端；第一晶体管的基极，作为特征频率倍频电路的第三端；特征频率倍频电路通过改变第三晶体管的连接关系、设置电阻，以及，采用截止频率高于预设频率的晶体管中的至少一个，来实现特征频率倍频电路的截止频率高于阈值，进而提高特征频率倍频电路的响应速度，优化系统性能。
附图说明
28.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1是现有技术提供的一种特征频率倍频电路的示意图；
30.图2是本发明实施例提供的一种特征频率倍频电路的示意图；
31.图3是本发明实施例提供的一种特征频率倍频电路的示意图；
32.图4是本发明实施例提供的一种特征频率倍频电路的示意图；
33.图5是本发明实施例提供的一种特征频率倍频电路的示意图；
34.图6是现有技术提供的单个晶体管在不同电流下的仿真结果示意图；
35.图7是本发明实施例提供的不同结构的特征频率倍频电路的仿真结果示意图；
36.图8是本发明实施例提供的不同结构的特征频率倍频电路在不同vce下的仿真结果示意图；
37.图9是本发明实施例提供的采用图4所示结构的特征频率倍频电路的仿真结果示意图；
38.图10是本发明实施例提供的采用图5所示结构的特征频率倍频电路的仿真结果示意图；
39.图11是现有技术提供的另一种征频率倍频电路的示意图。
具体实施方式
40.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
41.在本技术中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
42.本技术实施例提供了一种特征频率倍频电路，用于解决现有技术中由于电路器件连接拓扑结构的固定，难以突破原来的特征频率倍频器件性能上的壁垒，从而难以打破该器件性能的限制，来发挥全部的特征频率倍频的性能，从而不能完全满足高速电路宽带宽和高速度的要求的问题。
43.参见图2-图5，该特征频率倍频电路，包括：三个晶体管。
44.第一晶体管q1与第三晶体管q3串联连接，构成串联支路。
45.串联支路与第二晶体管q2的两端并联连接。
46.第一晶体管q1与第三晶体管q3之间的连接点，与第二晶体管q2的基极相连。
47.第一晶体管q1与第二晶体管q2之间的连接点，作为特征频率倍频电路的第一端。
48.第三晶体管q3与第二晶体管q2之间的连接点，作为特征频率倍频电路的第二端。
49.第一晶体管q1的基极，作为特征频率倍频电路的第三端。
50.特征频率倍频电路通过改变第三晶体管q3的连接关系、设置电阻，以及，采用截止频率高于预设频率的晶体管中的至少一个，来实现特征频率倍频电路的截止频率高于阈值。
51.需要说明的是，三个晶体管的常规连接关系为如图1所示的连接关系，采用改变第三晶体管q3的连接关系来实现特征频率倍频电路的截止频率高于阈值时，可以将第三晶体管q3改变三个引脚的连接关系，例如可以是采用如图4所示，当然也不限于如图4所示的连
接方式，此处不再一一赘述，视实际情况而定即可，均在本技术的保护范围内。
52.采用设置电阻来实现特征频率倍频电路的截止频率高于阈值时，可以在第三晶体管q3的基极或发射极设置电阻，以提高截止频率，例如可以采用如图2和图3所示的结构，当然也不仅限于如图2和图3所示的设置方式，此处不再一一赘述，视实际情况而定即可，均在本技术的保护范围内。
53.采用截止频率高于预设频率的晶体管来实现特征频率倍频电路的截止频率高于阈值时，可以选用截止频率高的器件，以提高截止频率，例如可以采用如图2和图3所示的结构，当然也不仅限于如图2和图3所示的设置方式，此处不再一一赘述，视实际情况而定即可，均在本技术的保护范围内。
54.也就是说，可以采用多种方式来实现提高特征频率倍频电路的截止频率。另外，通过分别对上述三种方式进行仿真得到的截止频率高于如图1所示的截止频率。
55.需要说明的是，该晶体管为双极型晶体管。当然该晶体管的具体结构不仅限于此，此处不再一一赘述，视实际情况而定即可，均在本技术的保护范围内。
56.三个晶体管相同，也就是说，第一晶体管q1、第二晶体管q2和第三晶体管q3的器件尺寸相同，频率性能相同，只是接法不同。当然也不排除这三个晶体管不同的情况，此处不再一一赘述，视实际情况而定即可，均在本技术的保护范围内。
57.在本实施例中，第一晶体管q1与第三晶体管q3串联连接，构成串联支路；串联支路与第二晶体管q2的两端并联连接；第一晶体管q1与第三晶体管q3之间的连接点，与第二晶体管q2的基极相连；第一晶体管q1与第二晶体管q2之间的连接点，作为特征频率倍频电路的第一端；第三晶体管q3与第二晶体管q2之间的连接点，作为特征频率倍频电路的第二端；第一晶体管q1的基极，作为特征频率倍频电路的第三端；特征频率倍频电路通过改变第三晶体管q3的连接关系、设置电阻，以及，采用截止频率高于预设频率的晶体管中的至少一个，来实现特征频率倍频电路的截止频率高于阈值，进而提高特征频率倍频电路的响应速度，优化系统性能。
58.需要说明的是，如图6所示，其示出了单个晶体管在不同ic下截止频率的仿真结果。
59.从图3中不难看出，随着集电极电流ic的提高，单个晶体管的截止频率ft逐渐的提高，然后达到峰值，再由于kirk效应逐渐的降低。此外如果提高晶体管的集电极与发射极之间的电压(vce)，在器件耐受的范围内，可以明显的发现随着器件的vce的提高，晶体管的截止频率ft会逐渐的提高。因此可以通过上述分析的结果，得到如下结论：如果晶体管工作在一个比较适合的电流ic和一个比较合适的vce下，那么单个晶体管会工作在一个比较良好的截止频率ft下，从而该特征频率倍频电路能够实现一个较好的高频性能。
60.根据上述的分析，可知在相同的vce下一定程度上提高ic能够提高晶体管工作的截止频率ft，同样在相同的ic下一定程度的提高vce也能够提高截止频率ft。因此依据此原理，对传统的特征频率倍频器件进行分析，可以知道在图2中第二晶体管q2的vce最大，因此如果在相同的电压偏置基础上，能够进一步的提升传统的特征频率倍频电路的电流ic，则传统特征频率倍频电路的截止频率必然会进一步的提高。
61.其中，kirk效应也称为基区展宽效应，是在晶体管在很大的电流工作时，基区宽度发生增加的一种现象，由于基区宽度增加基区渡越时间增加，而基区渡越时间与截止频率
ft成反比，因此基区渡越时间越长，器件的频率特性ft越差，该效应是高频器件在大电流时导致特征频率ft下降的主要因素。因此ft一般会随着ic变化时，存在一个峰值，该峰值，即为最佳的峰值ft，应该将电流ic设计在此峰值状态。
62.因此，根据上述的原理叙述，可以通过设置电阻和改变第三晶体管q3的连接关系来改变电流电压、进而实现提高截止频率，下面分别对这两种情况，进行说明。
63.(1)设置电阻。
64.具体的，第一晶体管q1的集电极与第二晶体管q2的集电极相连，连接点与特征频率倍频电路的第一端相连；第一晶体管q1的发射极分别与第三晶体管q3的集电极和基极以及第二晶体管q2的基极相连；第三晶体管q3的发射极与第二晶体管q2的发射极相连，连接点与特征频率倍频电路的第二端相连；电阻设置于相应晶体管的相应端。
65.在实际应用中，电阻可以为发射极电阻，也即，该电阻设置于相应晶体管的发射极处。
66.具体的，该电阻设置于第三晶体管q3的发射极处。
67.如图2所示，第三晶体管q3的发射极与电阻re的一端相连，电阻re的另一端与第二晶体管q2的发射极相连，连接点与特征频率倍频电路的第二端相连。
68.该电阻也可以为基极电阻，也即，该电阻设置于相应晶体管的基极处(如图3所示)。
69.具体的，该电阻设置于第三晶体管q3的基极与集电极之间。
70.如图2所示，第三晶体管q3的基极与电阻rb的一端相连，电阻rb的另一端与第三晶体管q3的集电极相连。
71.需要说明的是，三个晶体管的性能尺寸均相同，即三个连接的器件中单个器件的峰值截止频率均为165ghz。
72.(2)改变第三晶体管q3的连接关系。
73.具体的，如图4所示，第一晶体管q1的集电极与第二晶体管q2的集电极相连，连接点与特征频率倍频电路的第一端相连；第一晶体管q1的发射极分别与第三晶体管q3的基极和第二晶体管q2的基极相连；第三晶体管q3的集电极与第二晶体管q2的发射极相连，连接点与特征频率倍频电路的第二端相连。
74.需要说明的是，图2-图4的结构，如果在第二晶体管q2的vce不变的情况下，能够提升流过第二晶体管q2的电流ic。其中图2即为在第三晶体管q3的发射极串联一个具有小阻值的发射极电阻re，从而提高第二晶体管q2的发射极电流ic。其中，图3即为在第三晶体管q3的基极串联一个基极电阻rb，从而同样的提高第二晶体管q2的电流ic。图4即传统的特征频率倍频的b-e结构的第三晶体管q3替换为b-c结构的第三晶体管q3，同样的该结构也能够提高第二晶体管q2的电流ic，同时，b-c结构的第三晶体管q3的寄生电容较小，能够进一步的减少特征频率倍频电路的发射极等效电容。
75.此处对单个晶体管进行对比，采用相同的晶体管搭建的传统结构的特征频率倍频与同样采用相同器件类型搭建的三种(图2-图3)新型增强的特征频率倍频电路的性能。图7在整体的集电极与发射极之间的电压vce＝2.5v下，关于单个晶体管采用传统结构和新提出的新型的三种结构的截止频率ft随着集电极电流ic变化性能对比，传统结构所采用的晶体管与本技术所采用的晶体管是用相同性能的器件。
76.其中，仿真示例当中以re＝8ω，以及rb＝50ω为例。在图7当中可以明显的看到，在相同的vce下，相同的器件尺寸性能，单个晶体管(如图1所示的结构中任一个晶体管)的截止频率曲线(如图7所示的without ft
×
2曲线)的最大截止频率ft不到160ghz。而普通的特征频率倍频电路连接结构的截止频率ft不到250ghz(如图7所示的ft
×
2be diode曲线)，提升仅为1.56倍。
77.而本技术提供的图2-图4所示的增强型结构在图7的性能仿真结果显示中，可以明显看到整体的截止频率ft无论是相对于单个晶体管还是整体特征频率倍频电路，三种结构都能够提升截止频率ft性能。其中不同结构对性能的提升不同。即使不同结构的截止频率ft的峰值有差异，但都有着明显的性能的提高。在此种情况下b-c的晶体管的结构(如图4所示的结构)的截止频率的曲线为如图7所示的ft
×
2bc diode曲线，该结构的性能最好；其次，带有基极电阻rb的结构(如图3所示的结构)的截止频率的曲线为如图7所示的ft
×
2rb＝50ω曲线，其性能次之；最后，带有发射极小电阻re的结构(如图2所示的结构)的截止频率的曲线为如图7所示的ft
×
2rb＝8ω曲线，其性能表现为在更高电流ic下优于带有基极电阻rb的结构的特征频率倍频连接拓扑，但总体三种连接拓扑相较于传统的特征频率倍频电路性能均有一定程度的提升。
78.具体的，如图7所示，without ftx2：为单个器件，即第一晶体管q1、第二晶体管q2或第三晶体管q3在集电极与发射极之间的电压为2.5v电压下的截止频率ft随ic变化的曲线。
79.ftx2 be diode：为be二极管的普通ftx2结构即图1所示结构，在集电极与发射极之间的电压为2.5v电压下的截止频率ft随ic变化的曲线。
80.ftx2 re＝8ω：加入发射极小电阻re＝8ω的特征频率倍频器件的电路拓扑结构即如图2所示结构，在集电极与发射极之间的电压为2.5v电压下的截止频率ft随ic变化的曲线。
81.ftx2 rb＝50ω：加入基极小电阻rb的特征频率倍频器件的电路拓扑即如图3所示结构，在集电极与发射极之间的电压为2.5v电压下的截止频率ft随ic变化的曲线。
82.ftx2 bc：利用基极-集电极二极管(b-c)的特征频率倍频器件的电路拓扑即如图4所示结构，在集电极与发射极之间的电压为2.5v电压下的截止频率ft随ic变化的曲线。
83.图8为单个晶体管(without ft
×
2)，普通的特征频率倍频器件连接结构(b-e diode)，以及三个本技术提出的增强型特征频率倍频电路结构在不同vce下的截止频率ft的峰值性能的对比。
84.同样可以看到三个器件结构在不同的vce下截止频率ft的峰值性能，其中单个晶体管(without ft
×
2)的峰值ft为165ghz，普通的特征频率倍频拓扑结构的截止频率ft的峰值稍微大于250ghz。同样更加明显的看到，增强型的三种结构的peak-ft性能，都已经明显提升了。其中不同结构对截止频率ft的峰值性能的提升不同。即截止频率ft的峰值虽然有差异，但相对于基础的特征频率倍频拓扑结构这三种新结构都明显的将peak-ft性能提高了。
85.在此种情况下b-c的晶体管的结构(如图4所示的结构)的截止频率的曲线为如图8所示的ft
×
2bc diode曲线，该结构的性能最好；其次，带有基极电阻rb的结构(如图3所示的结构)的截止频率的曲线为如图8所示的ft
×
2rb＝50ω曲线，其性能次之；最后，带有发
射极小电阻re的结构(如图2所示的结构)的截止频率的曲线为如图8所示的ft
×
2rb＝8ω曲线，但仍然比传统结构的特征频率倍频连接拓扑的截止频率ft的峰值性能要好。
86.具体的，如图8所示，without ftx2：为单个器件，即第一晶体管q1、第二晶体管q2或第三晶体管q3在不同集电极与发射极之间的电压下的峰值截止频率ft变化的曲线。
87.ftx2 be diode：为普通ftx2结构即图1所示结构，在不同集电极与发射极之间的电压下的峰值截止频率ft变化的曲线。
88.ftx2 re＝8ω：加入发射极小电阻re＝8ω的特征频率倍频器件的电路拓扑结构即图2所示结构，在不同集电极发射极vce电压下的峰值截止频率ft变化的曲线。
89.ftx2 rb＝50ω：加入基极小电阻rb的特征频率倍频器件的电路拓扑即图3所示结构，在不同集电极与发射极之间的电压下的峰值截止频率ft变化的曲线。
90.ftx2 bc：利用基极-集电极二极管(b-c)的特征频率倍频器件的电路拓扑即图4所示结构，在不同集电极与发射极之间的电压下的峰值截止频率ft变化的曲线。
91.图9为图4所示的采用b-c晶体管的特征频率倍频电路仿真的截止频率ft性能，可以明显的看到在集电极与发射极之间的电压为2.5v，集电极电流ic为15ma左右的时候，该拓扑连接结构最高的ft为283ghz。相较于普通的特征频率倍频拓扑结构的峰值ft稍微大于250ghz而言，该新结构拓扑整整提高了30ghz以上。
92.在实际应用中，第二晶体管q2的截止频率高于预设频率。
93.将截止频率高于预设频率的第二晶体管作为第四晶体管q4；具体的，如图5所示，第一晶体管q1的集电极与第四晶体管q4的集电极相连，连接点与特征频率倍频电路的第一端相连；第一晶体管q1的发射极分别与第三晶体管q3的基极和第四晶体管q4的基极相连；第三晶体管q3的集电极与第四晶体管q4的发射极相连，连接点与特征频率倍频电路的第二端相连。
94.图5为基于图4所示的采用b-c晶体管的特征频率倍频电路的性能再提升版本，此处要注意单独的将此结构单独讨论是因为虽然该拓扑连接方式与图4所示的采用b-c晶体管的特征频率倍频电路完全相同，但是，该结构某些器件所采用的尺寸以及性能并不与图4完全相同，下面详细讨论。
95.在图4中经过分析得到了第二晶体管q2为影响该结构的关键器件，因为该第二晶体管q2的vce最大，该第二晶体管q2为影响特征频率倍频电路的核心器件，因此要提升该第二晶体管q2的集电极电流ic。此外，可以将第二晶体管q2进行替换为具有更好频率性能的器件，从而保证再次提升特征频率倍频电路的性能。因此在该结构中替换了第二晶体管q2为具有更高截止频率的第四晶体管q4，单个第二晶体管q2的peak-ft为165ghz，此处为演示示例，所采用的第四晶体管q4的peak-ft为180ghz，如果允许可以将第四晶体管q4可以采用截止频率ft更高的器件，则同样可以获得更加优异的性能。
96.图10为图5所示结构的仿真得到的ft-ic曲线，可以明显的看到，由于核心的器件，替换第二晶体管q2(截止频率ft的峰值为165ghz)为截止频率ft的峰值为180ghz的第四晶体管q4，由于应用了更强的器件，整个的结构的性能有进一步的提高，即峰值截止频率的截止频率ft的峰值为294ghz。因此说明该方法确实进一步提升了如图4所示结构，也即b-c的晶体管结构特征频率倍频拓扑的截止频率ft的峰值。
97.也就是说，本技术搭建了四种能够提升电路的截止频率ft结构的增强型特征频率
倍频电路，该四种增强结构的特征频率倍频相对于传统的特征频率倍频器件结构均提升了最高的截止频率的性能。
98.第一种结构(如图2所示结构)在普通的b-e二极管结构的特征频率倍频电路的b-e二极管的发射极串联发射极小电阻，提高器件的截止频率ft；第二种结构(如图3所示结构)在普通的b-e二极管结构的特征频率倍频电路的二极管的基极加入基极小电阻提高特征频率倍频的截止频率ft；第三种结构(如图4所示结构)为替换普通的b-e二极管结构的特征频率倍频电路中b-e二极管为b-c二极管，来提高电路的ft；第四种结构(如图5所示结构)为在替换普通的b-e二极管结构的特征频率倍频电路中b-e二极管为b-c二极管的基础上，再替换此b-c二极管特征频率倍频拓扑结构中集电极和发射极之间偏置电压最大的放大晶体管为具有更高的器件截止频率的晶体管，来继续的提高特征频率倍频电路的ft，上述四种结构均进一步改进了传统的特征频率倍频器件拓扑结构的截止频率ft。
99.需要说明的是，现有技术中还采用了如图11所示的b-c结构的特征频率倍频电路，其优点是该结构撇弃了传统的的器件拓扑，采用了新的连接结构，从而为提升特征频率倍频的ft进行了探索。但是，其缺点是提升频率范围仍然有限，最高的峰值截止频率仍然一般，最终实现特征频率倍频的截止频率为单个器件的1.46倍。
100.而本实施例中提供的四种结构，均高于单个器件的1.46倍，也就是说，本技术提供的特征频率倍频电路的截止频率更高。
101.本说明书中的各个实施例中记载的特征可以相互替换或者组合，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
102.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
103.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。