技术特征：
1.一种基于小范围死区产生模块架构的亚采样锁相环，包括：压控振荡器，用于生成振荡信号f
vco
；参考时钟，用于生成参考信号f
ref
；亚采样回路，接收所述振荡信号f
vco
和参考信号f
ref
并对环路滤波器输出锁相信号；频率锁定回路，用于接收所述振荡信号f
vco
并进行初始频率锁定；包括鉴频鉴相器、小范围死区产生模块、电荷泵和分频器，所述分频器输入端连接所述压控振荡器输出端，分频器的分频信号f
div
连接所述鉴频鉴相器，所述鉴频鉴相器的输出端连接所述小范围死区产生模块后再经过所述电荷泵连接环路滤波器；当所述振荡信号f
vco
和参考信号f
ref
之间的相位误差大于等于阈值时，所述小范围死区产生模块对环路滤波器输出锁频信号；当所述振荡信号f
vco
和参考信号f
ref
之间的相位误差小于阈值时，所述小范围死区产生模块不使能；环路滤波器，用于接收所述锁相信号和所述锁频信号并控制所述压控振荡器振荡；其特征在于，所述小范围死区产生模块还接收所述振荡信号f
vco
以缩减死区的时间跨度。2.根据权利要求1所述一种基于小范围死区产生模块架构的亚采样锁相环，其特征在于，所述小范围死区产生模块包括第一d触发器dff1、第二d触发器dff2、第三d触发器dff3、第四d触发器dff4、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4和延时单元delay；所述第一d触发器dff1的置数信号输入端连接所述鉴频鉴相器的充电信号输出端，所述第一d触发器dff1的控制时钟信号输入端连接所述第一反相器inv1的信号输出端，所述第一d触发器dff1的信号输出端连接所述第三d触发器dff3的置数信号输入端，所述第三d触发器dff3的控制时钟信号输入端连接所述第三反相器inv3的信号输出端，所述第三d触发器dff3的信号输出端连接电荷泵的充电信号输入端；所述第二d触发器dff2的置数信号输入端连接所述鉴频鉴相器的放电信号输出端，所述第二d触发器dff2的控制时钟信号输入端连接所述第二反相器inv2的信号输出端，所述第二d触发器dff2的信号输出端连接所述第四d触发器dff4的置数信号输入端，所述第四d触发器dff4的控制时钟信号输入端连接所述第四反相器inv4的信号输出端，所述第四d触发器dff4的信号输出端连接电荷泵的放电信号输入端；所述第一反相器inv1和第二反相器inv2的输入端均连接所述振荡信号f
vco
，所述第三反相器inv3的输入端连接所述参考信号f
ref
，所述第四反相器inv4的输入端连接所述分频信号f
div
；所述延时单元delay的输入端连接所述鉴频鉴相器的复位信号，输出端分别连接所述第一d触发器dff1的复位输入端和所述第二d触发器dff2的复位输入端。3.根据权利要求2所述一种基于小范围死区产生模块架构的亚采样锁相环，其特征在于，所述延时单元delay的延时时间为m*t
vco
；其中t
vco
表示压控振荡器的信号周期，m为正数。4.根据权利要求3所述一种基于小范围死区产生模块架构的亚采样锁相环，其特征在于，所述阈值为π*(n-2*m)/n，其中n是分频器的分频比。
技术总结
本发明公开了一种基于小范围死区产生模块架构的亚采样锁相环，涉及新一代信息技术，针对现有技术中重新锁定时间较长的问题提出本方案。特征在于设置特定的小范围死区产生模块结构，接收振荡信号f
技术研发人员：张志超 李俊 陈志坚 王彦杰
受保护的技术使用者：华南理工大学
技术研发日：2022.11.16
技术公布日：2023/2/3