半导体装置及半导体存储装置的制作方法

本发明的实施方式涉及一种半导体装置及半导体存储装置。

背景技术：

1、将存储单元3维配置的3维nand(not and：与非)闪存实现高集成度与低成本。3维nand闪存中，例如在交替形成着多个绝缘层与多个栅极电极层的积层体，形成着贯通积层体的存储器孔。通过在存储器孔中形成电荷累积层与半导体层，而形成将多个存储单元串联连接的存储器串。通过控制保存在电荷累积层的电荷量，而将数据存储到存储单元。

技术实现思路

1、本发明提供一种能提高特性的半导体装置及半导体存储装置。

2、实施方式的半导体装置具备：半导体层，包含硅(si)；第1绝缘层，设置在所述半导体层的第1方向；第2绝缘层，在与所述第1方向垂直的第1剖面中，由所述半导体层包围，包含硅(si)及氧(o)；第3绝缘层，在所述第1剖面中由所述第2绝缘层包围，包含金属元素及氧(o)；及导电层，在与所述第1方向垂直的第2剖面中，由所述第1绝缘层包围，设置在所述第3绝缘层的所述第1方向，与所述半导体层分开。

技术特征：

1.一种半导体装置，具备：

2.根据权利要求1所述的半导体装置，其中所述导电层与所述第3绝缘层相接。

3.根据权利要求1所述的半导体装置，其中所述第1绝缘层与所述半导体层相接。

4.根据权利要求1所述的半导体装置，其中所述第3绝缘层与所述半导体层分开。

5.根据权利要求1所述的半导体装置，其中所述第3绝缘层的介电常数高于所述第2绝缘层的介电常数。

6.根据权利要求1所述的半导体装置，其中所述导电层与所述第2绝缘层相接。

7.根据权利要求1所述的半导体装置，其中所述金属元素为选自由铝(al)、铪(hf)、锆(zr)、镧(la)、钇(y)、钛(ti)、镍(ni)、锌(zn)、铟(in)、锡(sn)、镓(ga)及钨(w)所组成的群的至少一个金属元素。

8.根据权利要求1所述的半导体装置，其中在所述第2绝缘层与所述第3绝缘层之间，还具备包含硅(si)、氧(o)及氮(n)的第4绝缘层。

9.一种半导体存储装置，具备：

10.根据权利要求9所述的半导体存储装置，其中所述导电层与所述第1栅极电极层相接。

11.根据权利要求9所述的半导体存储装置，还具备第2栅极电极层，设置在所述第1半导体层的所述第1方向，设置在所述第1栅极电极层的所述第1方向，与所述导电层电分离，

12.根据权利要求11所述的半导体存储装置，其中所述导电层与所述第2栅极电极层分开。

13.根据权利要求11所述的半导体存储装置，其中在与所述第1方向垂直的第3剖面中，所述导电层由所述第1栅极电极层包围，

14.根据权利要求9所述的半导体存储装置，其中所述导电层与所述第3绝缘层相接。

15.根据权利要求9所述的半导体存储装置，其中所述第1绝缘层与所述第1半导体层相接。

16.根据权利要求9所述的半导体存储装置，其中所述第3绝缘层与所述第1半导体层分开。

17.根据权利要求9所述的半导体存储装置，其中所述第3绝缘层的介电常数高于所述第2绝缘层的介电常数。

18.根据权利要求9所述的半导体存储装置，其中所述导电层与所述第2绝缘层相接。

19.根据权利要求9所述的半导体存储装置，其中在所述第2绝缘层与所述第3绝缘层之间，还具备包含硅(si)、氧(o)及氮(n)的第4绝缘层。

20.根据权利要求9所述的半导体存储装置，其中所述金属元素为选自由铝(al)、铪(hf)、锆(zr)、镧(la)、钇(y)、钛(ti)、镍(ni)、锌(zn)、铟(in)、锡(sn)、镓(ga)及钨(w)所组成的群的至少一个金属元素。

21.一种半导体存储装置，其具备：

22.根据权利要求21所述的半导体存储装置，其中所述第1绝缘层的所述第1方向的厚度厚于所述第2绝缘层的所述第1方向的厚度，所述第1绝缘层的所述第1方向的厚度厚于所述第3绝缘层的所述第1方向的厚度。

23.根据权利要求21所述的半导体存储装置，其中所述第2绝缘层的所述第1方向的厚度为5nm以下，所述第3绝缘层的所述第1方向的厚度为5nm以下。

技术总结
实施方式提供一种能提高特性的半导体装置及半导体存储装置。实施方式的半导体装置具备：半导体层，包含硅(Si)；第1绝缘层，设置在半导体层的第1方向；第2绝缘层，在与第1方向垂直的第1剖面中，由半导体层包围，包含硅(Si)及氧(O)；第3绝缘层，在第1剖面中由第2绝缘层包围，包含金属元素及氧(O)；及导电层，在与第1方向垂直的第2剖面中，由第1绝缘层包围，设置在第3绝缘层的第1方向，与半导体层分开。

技术研发人员：斋藤雄太,森伸二,山下博幸,永嶋贤史,松尾和展,高桥恒太,樫山翔太,泽敬一,金山纯一
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/1/15