集成电路的制作方法

1.本公开涉及集成电路，并且更具体地涉及集成电路的输入/输出(i/o)电路。


背景技术：

2.集成电路通常包括数据输入焊盘。数据输入焊盘从集成电路外部的电路接收信号。信号可以包括在对应于数据值0和1的低值和高值之间切换的数据信号。到达输入焊盘的数据信号可以具有显著低于集成电路的电源电压值的高值。此外，数据信号可能具有显著的噪声或其他瞬态特性。
3.为了正确处理到达输入焊盘的数据信号，集成电路通常包括耦接到输入焊盘的驱动电路。驱动电路接收输入焊盘处的电压，并输出具有与焊盘数据值对应的值的数据信号。驱动电路输出的数据信号可以是地电压(0)，或者是集成电路的高电源电压(1)。
4.输入驱动器电路的一个示例是施密特触发器。施密特触发器通常包括两个反相器。第一反相器将来自焊盘的数据信号反相。第二反相器将第一反相器的输出反相，并因此提供与焊盘处的数据值相对应的、但在集成电路的电源电压电平处的输出。施密特触发器还包括引入高阈值和低阈值的电路装置，有助于控制在焊盘上数据信号的高与低以及高值与低高值之间的转换。当从低数据值转换到高数据值时，施密特触发器的输出不会从0变为1，除非焊盘电压超过高阈值。当从高数据值转换到低数据值时，施密特触发器的输出不会从1变为0，除非焊盘电压小于低阈值。
5.虽然施密特触发器是一种有用的输入驱动器，但也存在与施密特触发器相关的各种困难。例如，将施密特触发器设计为具有低静态电流消耗通常会导致相应的低开关速度。提高开关速度会导致显著增加的面积消耗。


技术实现要素：

6.根据本实用新型，可以克服上述技术问题，有助于实现以下优点：非常小的额外面积消耗来实现提高开关速度。
7.本公开的实施例提供具有低静态电流消耗和高频操作而没有高面积消耗的施密特触发器。施密特触发器包括一个充电辅助电路，该电路在数据值之间的转换期间供应高补充充电电流，同时在转换之间基本上没有静态电流消耗。充电辅助电路以非常小的额外面积消耗来实现这一点。
8.转换期间的高补充充电电流使得施密特触发器非常快速地工作。换言之，当集成电路的输入焊盘处的数据值发生变化时，施密特触发器输出的数据值借助充电辅助电路供应的补充充电电流非常迅速地处理该变化。在输入焊盘处的数据值没有变化的时间段内，充电辅助电路基本上不提供静态电流。因此，施密特触发器具有非常高的工作频率和非常低的静态电流消耗。
9.根据一个方面，提供了一种集成电路，包括：输入焊盘；和施密特触发器，包括：输入，耦接到输入焊盘；第一主晶体管支路，耦接在高电源电压与中间节点之间；充电辅助电
路，包括耦接在高电源电压与中间节点之间的第一导电类型的并联晶体管支路；以及第二主晶体管支路，耦接在中间节点与地之间。
10.根据某些实施例，施密特触发器包括第一反相器，第一反相器具有耦接到中间节点的输入和对应于施密特触发器的输出的输出。
11.根据某些实施例，第一主晶体管支路和第二主晶体管支路为第二反相器，第二反相器的输入为施密特触发器的输入，第二反相器的输出为中间节点。
12.根据某些实施例，第一主晶体管支路响应于输入焊盘从高输入电压到低输入电压的转换而供应充电电流，充电电流将中间节点从地电位充电到高电源电压。
13.根据某些实施例，并联晶体管支路响应于输入焊盘从高输入电压到低输入电压的转换而供应补充充电电流，补充充电电流帮助将中间节点从地电位充电到高电源电压。
14.根据某些实施例，充电辅助电路包括耦接在输入焊盘与并联晶体管支路之间的传输晶体管。
15.根据某些实施例，充电辅助电路包括耦接到传输晶体管的栅极端子的开关存储元件。
16.根据某些实施例，充电辅助电路包括耦接到开关存储元件、传输晶体管和并联晶体管支路的控制复位电路。
17.根据某些实施例，第一主晶体管支路是pmos晶体管支路，并且并联晶体管支路是并联pmos晶体管支路。
18.根据某些实施例，主晶体管支路包括串联耦接在一起的第一pmos晶体管和第二pmos晶体管。
19.根据某些实施例，并联pmos支路包括串联耦接在一起的第三pmos晶体管和第四pmos晶体管。
20.根据一个方面，提供了一种集成电路，包括：输入焊盘；施密特触发器，耦接到输入焊盘，包括：第一反相器，具有：第一主晶体管支路，包括第一导电类型的第一晶体管；和第二主晶体管支路，包括与第一导电类型相反的第二导电类型的第二晶体管，第二晶体管在施密特触发器的中间节点处耦接到第一晶体管；第二反相器，具有：输入，耦接到中间节点；和输出，对应于施密特触发器的输出；以及充电辅助电路，耦接到中间节点。
21.根据某些实施例，充电辅助电路包括第一导电类型的第三晶体管，第三晶体管与第一晶体管并联耦接到中间节点。
22.根据某些实施例，第一晶体管向中间节点供应充电电流，其中第三晶体管向中间节点供应补充充电电流。
23.根据某些实施例，第一晶体管是pmos晶体管，并且第二晶体管是nmos晶体管。
附图说明
24.图1是根据一些实施例的包括施密特触发器的集成电路的框图。
25.图2是根据一些实施例的包括施密特触发器的集成电路的示意图。
26.图3是根据一些实施例的包括与图2的施密特触发器相关联的多个电压和电流图。
27.图4是根据一些实施例的包括施密特触发器的集成电路的示意图。
28.图5是根据一些实施例的施密特触发器的充电辅助电路的示意图。
29.图6是根据一些实施例的施密特触发器的充电辅助电路的示意图。
30.图7是根据一些实施例的用于操作施密特触发器的方法的流程图。
具体实施方式
31.在以下描述中，阐述了某些特定细节以便提供对各种公开的实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个的情况下或者使用其他方法、组件、材料等来实践实施例。在其他情况下，与面部识别、面部检测相关联的众所周知的算法和面部认证没有被详细示出或描述，以避免不必要地模糊实施例的描述。此外，与存储器阵列相关联的众所周知的组件和电路没有被详细示出或描述，以避免不必要地模糊实施例的描述。
32.除非上下文另有要求，否则在随后的说明书和权利要求书中，“包括”一词及其变体，例如“包括”和“包括有”，应以开放、包容的意义解释，即“包括，但不限于。”此外，除非上下文另有明确规定，否则术语“第一”、“第二”和类似的顺序指示符将被解释为可互换的。
33.在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”或“在一实施例中”不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
34.如在本说明书和所附权利要求中使用的，单数形式“一”、“一个”和“这个”包括复数指示物，除非内容另有明确规定。还应注意，术语“或”通常以其最广泛的含义使用，即表示“和/或”，除非内容另有明确规定。
35.图1是根据一些实施例的集成电路100的框图。该集成电路包括输入焊盘102和施密特触发器103。施密特触发器103用作输入焊盘102的输入驱动器。如下文将更详细阐述的，施密特触发器103提供具有低静态电流消耗的高频操作。
36.集成电路100可以包括多个焊盘。每个焊盘对应于集成电路的一个端子。集成电路100可以包括具有多个晶体管、介电层和金属互连结构的半导体管芯。在一些实施例中，每个焊盘可以包括位于集成电路管芯顶部或底部的导电焊盘。当集成电路100被包封在封装中时，引线接合、球接合或其他类型的连接器可以耦接到焊盘。
37.输入焊盘102是集成电路100的焊盘之一。输入焊盘102对应于集成电路100的数据输入端子。输入焊盘接收来自外部设备的数据信号。数据信号是电压信号。数据信号的电压值表示与数据信号相关的数据值。低电压值对应于数据值0。高电压值对应于数据值1。
38.在一些情况下，在输入焊盘102处接收到的信号的幅度可能变化很大。输入信号可以具有低于或高于集成电路100的高电源电压vdd的幅度。换句话说，表示数据值1的电压可以高于或低于集成电路100的高电源电压vdd。表示数据值为0的电压可能低于或高于集成电路100的接地电压。此外，在输入焊盘处接收的数据信号可能具有噪声或其他瞬态特性。
39.施密特触发器103用作耦接到输入焊盘102的输入驱动器。施密特触发器103在输入焊盘102处接收数据信号，供应表示输入焊盘102处的具有高电源电压vdd或地电压的数据值的输出电压。当输入焊盘102处的数据信号对应于数据值1时，施密特触发器103输出与输入焊盘102处的数据值1对应的高电源电压vdd。当输入焊盘处的数据信号对应于数据值0时，施密特触发器103输出与在输入焊盘102处的数据值实零对应的地电压。
40.施密特触发器103包括诸如pmos支路的第一导电类型的第一主晶体管支路104和诸如nmos支路的第二导电类型的第二主晶体管支路106。第一和第二导电类型彼此不同。主pmos支路104和主nmos支路106耦接在一起作为反相器。因此，主pmos支路104和主nmos支路106可以对应于施密特触发器103的第一反相器107。虽然本公开和附图主要针对其中第一主晶体管支路104是pmos晶体管支路而第二主晶体管支路是nmos晶体管支路的示例，但是第一主晶体管支路104和第二主晶体管支路106也可以具有不同的导电类型，这并不脱离本公开的范围。
41.主pmos支路104包括一个或多个耦接在vdd与主nmos支路106之间的pmos晶体管。在一个简化的示例中，主pmos支路104可以包括单个pmos晶体管，该晶体管具有耦接到vdd的源极端子、耦接到输入焊盘102的栅极端子和耦接到主pmos支路106的漏极端子。实际上，主pmos支路104可以包括串联连接在vdd与主nmos支路106之间的两个或更多个pmos晶体管。
42.主nmos支路106包括耦接在主pmos支路104与地之间的一个或多个nmos晶体管。在简化示例中，主nmos支路106可以包括单个nmos晶体管，该晶体管具有耦接到地的源极端子、耦接到输入焊盘102的栅极端子、耦接到主pmos支路104的pmos晶体管的漏极端子的漏极端子。nmos晶体管的漏极端子和pmos晶体管的漏极端子对应于第一反相器107的输出。实际上，主nmos支路106可以包括两个或更多个nmos晶体管，这些晶体管串联连接并且各自具有耦接到输入焊盘102的栅极端子。
43.施密特触发器103还包括第二反相器108。第二反相器108的输入耦接到第一反相器107的输出。第二反相器108的输出是施密特触发器103的输出。
44.在操作中，在输入焊盘102处接收具有数据值的数据信号。第一反相器107接收数据信号，并输出具有与在输入焊盘102处的数据值相反的数据值的信号。第二反相器108接收来自第一反相器107的数据值，并将来自第一反相器107的数据值反相。反相器108的该输出具有与在输入焊盘102处接收的数据值相匹配的数据值。
45.尽管图1中未显示，施密特触发器103也具有定义上阈值和下阈值的阈值电路装置。为了使施密特触发器103处理在输入焊盘102处从高到低的变化，输入焊盘102处的电压必须低于下阈值。为了使施密特触发器103处理在输入焊盘102处从低到高的变化，输入焊盘102处的电压超过上阈值。
46.在一些实施例中，为了保持低功耗，主pmos支路104被设计为提供非常少的静态电流消耗。静态电流消耗对应于通过主pmos支路104的电流，而输入焊盘102处的波谷是静态的。在通过主pmos支路104或主nmos支路106的电流中，在输入焊盘102处没有变化正在被处理时，是静态电流消耗并且表示浪费的功率消耗。
47.为了确保静态电流消耗较低，主pmos支路104的晶体管可以是相对较小的晶体管，其只能供应相对较小的电流。虽然小电流有利于确保低静态电流消耗，但当新数据值出现在输入焊盘102处时，小电流也会导致较慢的转换。这是因为反相器108将不会处理变化，直到连接主pmos支路104、主nmos支路106和反相器108的输入的节点109被充电到新电压。节点109充当电容器，当输入焊盘102从高转换到低时，该电容器被充电到vdd，并且当输入焊盘102从低转换到高时，该电容器被从vdd放电到地。
48.如果输入焊盘102最初处于表示数据值1的高电压值，则节点109处于地电压。如果
输入焊盘102从高电压值转换到表示数据值0的低电压值，则主pmos支路104接通、并且电流流经主pmos支路104并将节点109充电至vdd。如果输入焊盘随后从低电压值转换到表示数据值1的高电压值，则主pmos支路104关断、并且主nmos支路106接通，并且节点109从vdd通过主nmos支路106放电到地。因此，如果主pmos支路104只能供应相对较小的电流，那么节点109从地到vdd的充电将相对缓慢地发生。
49.为了给节点109提供快速充电时间，施密特触发器103包括充电辅助电路110。当主pmos支路104被激活时，充电辅助电路110向节点109供应补充充电电流。除了通过主pmos支路104供应的充电电流之外，还向节点109供应补充充电电流。从充电辅助电路110到节点109的补充充电电流的增加引起对于节点109的极快充电时间。节点109的极快充电时间对应于施密特触发器103的特高频操作。
50.充电辅助电路110在转换之间提供基本为零的静态电流消耗。这是因为充电辅助电路110在节点109被充电到vdd之后完全关断。由于关于图2将更清楚的原因，充电辅助电路110可以比主pmos支路104的晶体管更完全地关断。因此，虽然当输入焊盘102上的电压为高时，主pmos支路104的相对较小的晶体管可能没有完全关断，但是当输入焊盘上的电压为高时，充电辅助电路110完全关断，并且低电压供应基本为零的静态电流。
51.本公开主要描述了充电辅助电路为在输入焊盘102处从高电压值转换到低电压值(例如在输入焊盘102处从1转换到0)供应补充充电电流的实施例。这是因为通常当输入焊盘102处的电压为低(0)时主nmos支路106可以更可靠地完全关断，而当输入焊盘处的电压为高(1)时主pmos支路104可能不会那么可靠地关断。因此，主nmos支路106可以被设计成承载高充电电流同时保持基本为零的静态电流消耗。
52.然而，本公开的原理可以扩展到充电辅助电路110，其相应地在输入焊盘102处从0到1的转换期间辅助主nmos支路106将节点109从vdd放电到地。因此，根据本公开的原理的充电辅助电路110可用于辅助主pmos支路104、主nmos支路106、或主pmos支路104和主nmos支路106两者，而不脱离本范围本公开的内容。
53.图2是根据一些实施例的包括施密特触发器103的集成电路100的示意图。施密特触发器103包括提高施密特触发器103的开关速度的充电辅助电路110，如下文将更详细描述的。图2的施密特触发器103是图1的施密特触发器103的一个示例。
54.施密特触发器103包括耦接在一起作为反相器107的主pmos支路104和主nmos支路106。主pmos支路104包括串联连接的第一pmos晶体管p1和第二pmos晶体管p2。第三pmos晶体管p3耦接在晶体管p1与vdd之间。主nmos支路106包括第一nmos晶体管n1和第二nmos晶体管n2。第三nmos晶体管n3耦接在晶体管n2与地之间。第四nmos晶体管n4耦接在输入焊盘112与晶体管p1、p2、n1和n2的栅极端子之间。
55.晶体管p1、p2、n1和n2的栅极端子对应于反相器107的输入。晶体管p1、p2、n1和n2的栅极端子通过nmos晶体管n4接收输入焊盘电压112。反相器107的输出对应于晶体管p2和n1的漏极端子，也对应于节点109。
56.反相器108包括pmos晶体管p4和nmos晶体管n5。晶体管p4与n5的栅极端子耦接至节点109，并接收反相器107的输出。晶体管p4的源极端子耦接至vdd。晶体管n5的源极端子耦接到地。反相器108的输出是晶体管p4和n5的漏极端子。
57.施密特触发器103包括pmos晶体管p5，其源极端子耦接在晶体管p1的漏极端子与
晶体管p2的源极端子之间。晶体管p5的漏极端子接地。晶体管p5的栅极端子耦接到节点109。晶体管p5具有为施密特触发器103设置上阈值的作用。
58.施密特触发器103包括nmos晶体管n6，其源极端子耦接到晶体管n2的漏极端子和晶体管n1的源极端子。晶体管n6的栅极端子耦接至节点109。晶体管n6的漏极端子耦接至地。晶体管n6具有为施密特触发器103设置下阈值的作用。
59.施密特触发器包括一个pmos晶体管p7。晶体管p7的源极端子耦接vdd。晶体管p7的漏极端子耦接节点109。晶体管p7的栅极端子接收并启用信号en。当使能信号为低时，pmos晶体管p7将节点109耦接到vdd，从而迫使施密特触发器103的输出接地。这有效地关断了施密特触发器103。当使能信号为高时，晶体管p7关断并且施密特触发器103可以操作。
60.充电辅助电路110包括并联pmos支路114、控制复位电路116、传输晶体管118和开关存储元件120。
61.当输入焊盘102处的电压从高电压(1)转换到低电压(0)时，并联pmos支路114供应补充充电电流ics，其帮助将节点109充电至vdd。在节点109被充电到vdd之后，并联pmos支路114供应基本上为零的电流。因此，并联pmos支路114与主pmos支路104并联操作以在输入焊盘112从1转换到0时对节点109充电。虽然图2示出了单个并联pmos支路114，但实际上，可以有多个并联pmos支路114，每个支路与主pmos支路104并联地向节点109供应补充充电电流。
62.传输晶体管118耦接在输入焊盘102与并联pmos支路114之间。当传输晶体管118将低压从输入焊盘102传输到并联pmos支路114时，并联pmos支路114供应补充充电电流ics。传输晶体管118还耦接到开关存储元件120和控制复位电路116。
63.开关存储元件120耦接到输入焊盘102、控制复位电路116以及传输晶体管118。开关存储元件120在焊盘电压为高时存储焊盘电压。焊盘电压不高，开关存储元件120存储高电源电压vdd。当输入焊盘112处的电压变低时，开关存储元件120有助于启用传输晶体管118。
64.控制复位电路116耦接到开关存储元件120、传输晶体管118和并联pmos支路114。控制复位电路116包括一个或多个开关，使开关存储元件120能够充电和放电。控制复位电路116可以包括一个或多个开关，以将并联pmos支路114的栅极电压拉至电源电压vdd，以防止任何电流从并联pmos支路114流出。控制复位电路116被配置为当输入焊盘102上的电压变低时，复位传输晶体管118的栅极电压。这确保了传输晶体管118在下一次输入焊盘102处的电压变低时导通。
65.将参考图2和图3来描述图2的施密特触发器103的功能。图3示出了多个曲线图。曲线图302对应于作为时间函数的输入焊盘102处的电压。曲线图304对应于作为时间函数的在节点109处的电压。曲线图306对应于作为时间函数的施密特触发器103的输出电压。曲线图308对应于作为时间函数的流经主pmos支路104的充电电流ic。曲线图310对应于作为时间函数的流过充电辅助电路110的补充充电电流ics。
66.在时间t0，输入焊盘112处的电压为低，如曲线图302所示。在时间t0，节点109处的电压为vdd，因为反相器107将输入焊盘102处的数据值反相，如曲线图304表示。在时间t0，施密特触发器103的输出为地电位，表示如曲线图306所示在输入焊盘102处存在的数据值0。在时间t0，流经pmos支路104的充电电流是一个小的非零值il，如曲线图308中所示。在时
间t0，补充充电电流基本上为零，如由曲线图310所示。
67.在时间t1，输入焊盘102处的数据信号的值从0变为1。当输入焊盘102处的数据信号的值从0变为1时，节点109的电压从vdd转换到地电位，如曲线图304中可见。由于节点109的大电容，转换不如节点102处的电压变化那么急剧。然而，转换发生相对较快。在时间t1之后不久，施密特触发器的输出从地电位转换到vdd。这种转换中的延迟是因为输出信号的传输响应于节点109的转换而发生。补充充电电流的充电电流在时间t1与t2之间分别保持在值il和0。
68.在时间t2，输入焊盘处的电压从1转换到0。这使得充电电流从主pmos支路104流向节点109。这也使得补充充电电流从并联pmos支路114流向节点109。充电电流和补充充电电流在时间t2处的尖峰代表将节点109从地电位充电到vdd。一旦节点109已经达到vdd，充电电流和补充充电电流分别返回到泄漏电平和零。因为补充充电电流在时间t2流动，所以将节点109从0v充电到vdd发生地非常快。在节点109从地电位转换到vdd之后不久，施密特触发器103的输出从1(vdd)转换到0(地)。在时间t2与t4之间，该过程自身重复。虽然图302将输入焊盘102处的电压图示为方波，但实际上，输入焊盘102的电压不是方波，而是可以在不规则周期内在低值和高值之间转换。
69.施密特触发器103的晶体管p3有助于减少流经主pmos支路104的静态消耗电流。晶体管p3被作为二极管连接，其中漏极和栅极端子耦接在一起。这导致晶体管p3两端的电压降约为0.7v。因此，在晶体管p1的漏极端子处的电压为vdd—0.7。当节点109的电压为0v时，静态消耗电流流经主pmos支路104。晶体管p3两端的电压降减小了静态消耗电流的幅度。在高电源电压vdd与主pmos支路104之间可能有多个二极管连接的pmos晶体管。
70.图4是根据一些实施例的包括施密特触发器103的集成电路100的图示。图2和图4之间的唯一区别是充电辅助电路110。图4包括充电辅助电路110的示意图。图4的充电辅助电路110是图1和图2的充电辅助电路110的一个示例。
71.并联pmos支路114包括pmos晶体管p7和p8。传输晶体管118包括nmos晶体管n7。开关存储元件120包括电阻器r1和电容器c1。控制复位电路116包括pmos晶体管p9、p10、p11和p12。晶体管p7和p8的栅极端子耦接到传输晶体管n7的漏极端子。晶体管p8的源极端子耦接到高电源电压vdd。晶体管p7的源极端子连接到节点109。补充充电电流ics经过晶体管p8和p7流到节点109。晶体管p7和p8的栅极端子也耦接到晶体管p10的漏极端子。晶体管p10的栅极端子接收对应于施密特触发器103的输出out的逻辑补码的信号outn。晶体管p9的栅极接收地电位。晶体管p11的栅极端接收施密特触发器103的输出电压。晶体管p12的栅极端子接收互补输出信号outn。
72.再次参考图3所示的时序和信号，在时间t0，输入焊盘102上的电压为低输入值，输出电压out为地电位，并且互补输出outn为vdd。晶体管p12关断而晶体管p11导通。电容器c1充电至vdd。晶体管n7的栅极端子接收vdd。晶体管p9始终导通。晶体管p10关断。晶体管p7和p8通过传输晶体管102从输入焊盘102接收低输入电压。由于节点109已经充电到vdd，没有电流流过晶体管p7和p8。
73.在时间t1，输入焊盘102上的电压变为高输入电压。晶体管n1和n2被启用，将节点109放电到地电位。输出电压out转换到vdd。互补输出电压outn转换到地电位。晶体管p12导通，晶体管p11关断。电容器c1充电至输入焊盘102的高输入电压。晶体管p9和p10导通，从而
将vdd提供给晶体管p7和p8的栅极端子并将其完全关断，使得没有补充充电电流流过。晶体管n7关断，因为栅极和源极端子都处于输入焊盘102的高输入电压。
74.在时间t2，输入焊盘从高输入电压转换到低输入电压。由于在电容器c1中存储有电荷，传输晶体管n7的栅极端子仍处于高输入电压，这立即导通传输晶体管n7。由于传输晶体管n7立即导通，晶体管p7和p8的栅极端子立即接收输入焊盘102的低输入电压，而不是。晶体管p7和p8将补充充电电流ics提供给节点109并将节点109快速充电至vdd。在将节点109充电到vdd之后，输出out转换到地电位。outn转换到vdd。晶体管p12关断，晶体管p11导通，将电容器c1充电至vdd。因此，充电辅助电路110被重置为时间t0的状态。
75.充电辅助电路110提供了诸多优点。在输入焊盘102从高输入电压转换到低输入电压时基本上立即启用补充充电电流。补充充电电流ics将节点109快速充电至vdd。当输入焊盘一从低输入电压转换到高输入电压时，晶体管p7和p8立即完全关断，使得补充充电电流ics基本为零。因此，充电辅助电路110实现了施密特触发器103的特高频操作而没有额外的静态电流消耗，并且面积使用非常小。
76.图5是根据一些实施例的充电辅助电路110的示意图。图5的充电辅助电路110是图1和2的充电辅助电路110的一个示例。图5的充电辅助电路110共享图4的充电辅助电路110的许多组件。图5包括反相器124和反相器126。反相器124接收输出信号out并产生互补输出信号outn。互补输出信号outn被施加到晶体管p12和p10的栅极端子。反相器126接收互补输出信号outn并产生与输出信号out匹配的信号。充电辅助电路110以与图4的充电辅助电路110基本相同的方式操作。
77.图6是根据一些实施例的充电辅助电路110的示意图。图6的充电辅助电路106是图1和2的充电辅助电路的一个示例。充电辅助电路与图4的充电辅助电路106基本相似。主要区别在于，在图6中，第二电阻器r2耦接在vdd与晶体管p8的源极端之间。电阻器r2的存在可以帮助稳定并联pmos支路114的操作。特别地，电阻器r2的存在可以减少电源电压vdd中变化的影响。图6的充电辅助电路110在其他方面与图4的充电辅助电路110基本类似地操作。
78.图7是根据一些实施例的用于操作施密特触发器的方法700的流程图。在702，方法700包括将输入电压从集成电路的输入焊盘供应给集成电路的施密特触发器。在704，方法700包括响应于输入电压从高输入值到低输入值的转换，从施密特触发器的第一主晶体管支路向施密特触发器的中间节点供应充电电流。在706，方法700包括响应于输入电压从高输入值到低输入值的转换，从施密特触发器的并联晶体管支路向中间节点供应补充充电电流。
79.在一个实施例中，一种方法包括从集成电路的输入焊盘向集成电路的施密特触发器供应输入电压。该方法包括响应于输入电压从高输入值到低输入值的转换而从施密特触发器的主晶体管支路向施密特触发器的中间节点供应充电电流。该方法包括响应于输入电压从高输入值到低输入值的转换而从施密特触发器的并联晶体管支路向中间节点供应补充充电电流。
80.在一个实施例中，集成电路包括输入焊盘和施密特触发器。施密特触发器包括：耦接到输入焊盘的输入；耦接在高电源电压与中间节点之间的第一导电类型的第一主晶体管支路；充电辅助电路，其包括耦接在电源电压与中间节点之间的并联晶体管支路；以及与第一导电类型相反的第二导电类型的第二主晶体管支路，耦接在中间节点与地之间。
81.在一个实施例中，集成电路包括输入焊盘和耦接到输入焊盘的施密特触发器。施密特触发器包括具有主晶体管支路的第一反相器，该主晶体管支路包括第一导电类型的第一晶体管。施密特触发器包括第二主晶体管支路，该第二主晶体管支路包括在施密特触发器的中间节点处耦接到第一pmos晶体管的第二导电类型的第二晶体管。施密特触发器包括第二反相器，其输入耦接到中间节点，输出对应于施密特触发器的输出。施密特触发器包括耦接到中间节点的充电辅助电路。
82.可以组合上述各种实施例以提供进一步的实施例。可以根据以上详细描述对实施例进行这些和其他改变。一般而言，在随后的权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求所赋予的等同物的全部范围。因此，权利要求不受本公开的限制。