适配多种差分振荡器电平的电路拓扑结构和封装装置的制作方法

1.本技术涉及电路结构技术领域，具体涉及一种适配多种差分振荡器电平的电路拓扑结构和封装装置。


背景技术：

2.目前高速信号通讯芯片都有需要差分时钟输入，差分时钟可以由差分振荡器提供。目前差分时钟有4种电平接口，即：lvpecl（low voltage positive ecl，低压正的射极耦合逻辑），lvds（low voltage diffeential signaling，低压差分信号），cml（emitter coupled logic，发射极耦合逻辑），hcsl（high-speed current steering logic ，高速电流驱动逻辑）。以上4种类型电平的驱动端，都需要有外围匹配电阻才能正常工作，并且有各自不同的外围匹配电阻。
3.参考图1a，示出了lvpecl电平驱动端的外部匹配电路，其中，需要接入的外部匹配电阻如图1a的方框中所示。
4.参考图1b，示出了lvds电平驱动端的外部匹配电路，其中，需要接入的外部匹配电阻如图1b的方框中所示。
5.参考图1c，示出了cml电平驱动端的外部匹配电路，其中，需要接入的外部匹配电阻如图1c的方框中所示。
6.参考图1d，示出了hcsl电平驱动端的外部匹配电路，其中，需要接入的外部匹配电阻如图1d的方框中所示。
7.由于每一种类型电平的驱动端，都需要不同的外围匹配电阻，而每一种外围匹配电路同时只能支持一种类型电平，导致目前的外部匹配电路不具备通用性。


技术实现要素：

8.本技术提出了一种适配多种差分振荡器电平的电路拓扑结构和封装装置。
9.第一方面，本技术提供一种适配多种差分振荡器电平的电路拓扑结构，包括：第一线路，连接于差分振荡器的正极输出端；第二线路，连接于所述差分振荡器的负极输出端；第一电阻，串接于所述第一线路中；第二电阻，串接于所述第二线路中；第三电阻，连接于供电电压与所述第一线路之间；第四电阻，连接于所述供电电压与所述第二线路之间；第五电阻，连接于所述第一线路与接地端之间；第六电阻，连接于所述第二线路与所述接地端之间；第七电阻，连接于所述第一线路与所述第二线路之间。
10.在一些可选的实施方式中，所述差分振荡器的电平类型为lvpecl或lvds或cml或hcsl。
11.在一些可选的实施方式中，所述差分振荡器的电平类型为lvpecl或hcsl时，所述第三电阻与所述第一线路断开连接，所述第四电阻与所述第二线路断开连接，所述第七电阻与所述第一线路或所述第二线路断开连接。
12.在一些可选的实施方式中，所述差分振荡器的电平类型为lvds时，所述第三电阻
与所述第一线路断开连接，所述第四电阻与所述第二线路断开连接，所述第五电阻与所述第一线路断开连接，所述第六电阻与所述第二线路断开连接。
13.在一些可选的实施方式中，所述差分振荡器的电平类型为cml时，所述第五电阻与所述第一线路断开连接，所述第六电阻与所述第二线路断开连接，所述第七电阻与所述第一线路或所述第二线路断开连接。
14.在一些可选的实施方式中，所述第三电阻通过一开关连接于供电电压与所述第一线路之间；所述第四电阻通过一开关连接于所述供电电压与第二线路之间；所述第五电阻通过一开关连接于所述第一细线路与接地端之间；所述第六电阻通过一开关连接于所述第二线路与所述接地端之间；所述第七电阻通过一开关连接于所述第一线路与所述第二线路之间。
15.在一些可选的实施方式中，所述差分振荡器的正极输出端和负极输出端，通过所述第一线路和所述第二线路，连接至高速信号通讯芯片。
16.在一些可选的实施方式中，所述的适配多种差分振荡器电平的电路拓扑结构，还包括：第八电阻，连接于所述差分振荡器的第1引脚和所述供电电压之间；第九电阻，连接于所述差分振荡器的第2引脚和所述供电电压之间；第十引脚，连接于所述差分振荡器的第1引脚和所述接地端之间；第十一引脚，连接于所述差分振荡器的第2引脚和所述接地端之间。
17.第二方面，本技术提供一种封装装置，所述封装装置内部封装有第一方面所述适配多种差分振荡器电平的电路拓扑结构。
18.在一些可选的实施方式中，所述封装装置为3225封装或5032封装。
19.如上，为了解决了目前针对差分振荡器的外部匹配电路只能同时支持一种类型电平，不具备通用性的技术问题，本技术提出了一种适配多种差分振荡器电平的电路拓扑结构。本技术通过在差分振荡器的两个输出端分别连接第一线路和第二线路，通过在第一线路和第二线路中分别串接第一电阻和第二电阻，通过在供电电压和第一线路之间以及和第二线路之间分别连接第三电阻和第四电阻，通过在接地和第一线路之间以及和第二线路之间分别连接第五电阻和第六电阻，通过在第一线路和第二线路之间连接第七电阻，使得，该种电路拓扑结构，可以适配多种差分振荡器电平，其中，通过分别接通不同的电阻，即可分别适配lvpecl或lvds或cml或hcsl等电平类型，从而提高了通用性。以此，解决了目前的外围匹配电阻同时只能支持一种电平，通用性不高的技术问题。
附图说明
20.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
21.图1a-1d是目前的几种不同类型电平驱动端的外部匹配电路的结构示意图；
22.图2是本技术的适配多种差分振荡器电平的电路拓扑结构的一个实施例的结构示意图；
23.图3a-3c是图2在几种不同情况下的等效结构示意图；
24.图4是本技术的适配多种差分振荡器电平的电路拓扑结构的另一个实施例的结构示意图；
25.图5是本技术适配的差分振荡器的一个实施例的示意图；
26.图6a和6b分别是3225封装和5032封装的结构尺寸示意图。
具体实施方式
27.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明创造，而非对该发明创造的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明创造相关的部分。
28.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
29.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
30.在本技术的描述中，需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
31.参考图2，本技术实施例提供一种适配多种差分振荡器电平的电路拓扑结构，包括：第一线路l1，第二线路l2，以及第一电阻至第七电阻。其中，第一电阻至第七电阻分别用r1-r7表示。
32.该电路拓扑结构中：
33.第一线路l1，连接于差分振荡器y1的正极输出端out+；
34.第二线路l2，连接于差分振荡器y1的负极输出端out-；
35.电阻r1，串接于第一线路l1中；
36.电阻r2，串接于第二线路l2中；
37.电阻r3，连接于供电电压vcc与第一线路l1之间；
38.电阻r4，连接于供电电压vcc与第二线路l2之间；
39.电阻r5，连接于第一线路l1与接地端gnd之间；
40.电阻r6，连接于第二线路l2与接地端gnd之间；
41.电阻r7，连接于第一线路l1与第二线路l2之间。
42.这里，差分振荡器y1的正极输出端out+和负极输出端out-，可以分别通过第一线路l1和第二线路l2，连接至芯片，例如高速信号通讯芯片，以便给芯片提供差分时钟输入。
43.这里，差分振荡器y1例如可以是高速时钟振荡器。
44.本技术实施例的适配多种差分振荡器电平的电路拓扑结构，支持的电平类型可以包括lvpecl、lvds、cml和hcsl。通过将电路拓扑结构中不同位置的电阻接通或断开，即可分别适配lvpecl、lvds、cml或hcsl。
45.在一些可选的实施方案中，当差分振荡器y1的电平类型为lvpecl或hcsl时，可以将电阻r3与第一线路l1断开连接，电阻r4与第二线路l2断开连接，电阻r7与第一线路l1或
第二线路l2断开连接，即可得到如图3a所示的电路拓扑结构，以此可以适配lvpecl或hcsl电平类型。图3a所示的电路拓扑结构与图1a及图1d所示的电路拓扑结构类似。
46.在一些可选的实施方案中，当差分振荡器y1的电平类型为lvds时，可以将电阻r3与第一线路l1断开连接，电阻r4与第二线路l2断开连接，电阻r5与第一线路l1断开连接，电阻r6与第二线路l2断开连接，即可得到如图3b所示的电路拓扑结构，以此可以适配lvds电平类型。图3b所示的电路拓扑结构与图1b所示的电路拓扑结构类似。
47.在一些可选的实施方案中，当差分振荡器y1的电平类型为cml时，可以将电阻r5与第一线路l1断开连接，电阻r6与第二线路l2断开连接，电阻r7与第一线路l1或第二线路l2断开连接，即可得到如图3c所示的电路拓扑结构，以此可以适配cml电平类型。图3c所示的电路拓扑结构与图1c所示的电路拓扑结构类似。
48.在一些可选的实施方案中，可以通过是否将某个或某几个电阻焊接到电路拓扑结构中，来实现将某个或某几个电阻接通或断开连接。
49.在另一些可选的实施方案中，可以通过在电路拓扑结构中设置开关，通过开关来控制是否将某个或某几个电阻接通或断开连接。
50.参考图4，在一些可选的实施方案中，第一线路l1依次具有连接点l11、l12和l13，第二线路l2依次具有连接点l21、l22和l23，连接点l11连接于正极输出端out+，连接点l21连接于负极输出端out-，其中，电阻r1串接于连接点l11和l12之间；电阻r2串接于连接点l21和l22之间；电阻r3通过一开关k3连接于供电电压vcc与连接点l12之间；电阻r4通过一开关k4连接于供电电压vcc与连接点l22之间；电阻r5通过一开关k5连接于连接点l12与接地端gnd之间；电阻r6通过一开关k6连接于连接点l22与接地端gnd之间；电阻r7通过一开关k7连接于连接点l13与l23之间。这里，通过开关k3-k7来控制电阻r-r7的接入，与焊接的方式相比，更加方便。
51.在一些可选的实施方案中，电阻r1-r7的阻值在150ω以下，示例性的，可以在33ω-100ω之间，具体可以根据实际需要确定。
52.在一些可选的实施方案中，供电电压vcc可以在12v以下，或者可以在5v以下，示例性的，可以为5v或3.3v或2.5v或1.8v等，具体可以根据实际需要确定。
53.通常，高速时钟振荡器包括6个引脚，其中，第1引脚和第2引脚中的一个为使能引脚oe/st#，另一个为空引脚nc，第3引脚至第6引脚分别为接地端gnd，正极输出端out+，负极输出端out-，供电电压vcc。一般情况下，时钟振荡器的差分输出out+和out-，以及vcc和gnd都是相同的，但是使能引脚和使能电平要求不同，如表1所示。
54.表1
55.56.参考图5，在一些可选的实施方式中，本技术的电路拓扑结构还包括外围电阻r8-r11，即，第八电阻至第十一电阻，连接于差分振荡器y1的第1-3引脚和供电电压vcc之间。其中，电阻r8连接于供电电压vcc和第1引脚之间，电阻r9连接于供电电压vcc和第2引脚之间，电阻r10连接于第1引脚和第3引脚（即接地端gnd）之间，电阻r11连接于第2引脚和第3引脚（即接地端gnd）之间。示例性的，电阻r8-r11的阻值分别为4.7kω，4.7kω，100ω，100ω。
57.这里，通过将外围电阻r8-r11中的不同电阻接通或者通过修改阻值，本技术的电路拓扑结构可以适配不同使能引脚和不同使能电平的差分振荡器。示例性的，适配不同使能引脚和使能电平时，电阻r8-r10的连接情况如表2所示。
58.表2
[0059][0060]
在一些可选的实施方案中，本技术还提供一种封装装置，该封装装置内部封装有如上文所述的适配多种差分振荡器电平的电路拓扑结构。
[0061]
目前常用的高速时钟振荡器封装使用5032封装和3225封装。其中，3225封装的结构尺寸如图6a所示，其xy尺寸为3.2mm
×
2.5mm。5032封装的结构尺寸如图6b所示，其xy尺寸为5.0mm
×
3.2mm。现有的高速时钟振荡器封装同时只能支持其中一种封装。
[0062]
在一些可选的实施方案中，本技术可以将5032和3225两种封装叠加在一起，使本技术的电路拓扑结构既能适用3225封装，也能适用5032封装。换句话说，本技术提供的封装装置可以为3225封装，也可以为5032封装。这里，所说的叠加，可以理解为将本技术的封装装置的6个引脚的分布位置，设计为既与将5032封装的6个引脚设计位置重叠，又与3225封装的6个引脚设计位置重叠。从而，不需要进行修改，即可同时适用3225封装和5032封装。
[0063]
综上所述，为了解决目前针对差分振荡器的外部匹配电路的以下技术问题：
[0064]
1、外围匹配电阻同时只能支持一种电平，不具备通用性；
[0065]
2、同时只能支持一种封装；
[0066]
3、同时只能支持一种使能引脚及使能电平。
[0067]
本技术提出了一种适配多种差分振荡器电平的电路拓扑结构。
[0068]
本技术通过在差分振荡器的两个输出端分别连接第一线路和第二线路，通过在第一线路和第二线路中分别串接电阻r1和r2，通过在供电电压和第一线路之间以及和第二线路之间分别连接电阻r3和r4，通过在接地和第一线路之间以及和第二线路之间分别连接电阻r5和r6，通过在第一线路和第二线路之间连接电阻r7，使得，该种电路拓扑结构，可以适配多种差分振荡器电平，其中，通过将分别接通不同的电阻，即可分别适配lvpecl或lvds或cml或hcsl等电平类型，从而提高了通用性。以此，解决了目前的外围匹配电阻同时只能支持一种电平，通用性不高的技术问题。
[0069]
进一步的，可以通过接入外围电阻r8-r11，本技术的电路拓扑结构可以适配不同使能引脚和不同使能电平的差分振荡器。
[0070]
另外，本技术还提出了一种内部封装有上述的适配多种差分振荡器电平的电路拓扑结构的封装装置，该封装装置可以同时支持3225封装或5032封装。
[0071]
现有的振荡器电路拓扑结构，只能适应1种电平类型中的1种封装。本技术的电路拓扑结构则能够同时适应4种类型电平的振荡器；封装叠加能适用2种封装。也就是将差分振荡器的适配种类从1种扩大到8种。
[0072]
另外，本技术由于适配种类多，通用性强，可以缩短供料周期，能极大程度的缩小因物料短缺而带来的问题。
[0073]
以上，通过具体实施例对本技术的技术方案进行了详细说明。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
[0074]
以上描述仅为本技术的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中申请的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。