本公开涉及半导体存储器件,并且更具体地,涉及具有改善的电性质和增加的集成度的半导体存储器件。
背景技术:
1、半导体器件越来越多地集成以满足最终用户所需的性能和效率要求。典型的二维或平面半导体器件的集成主要由单位存储单元所占据的面积确定,使得其受到用于形成精细图案的技术水平的极大影响。
技术实现思路
1、一些示例实施例提供了具有改善的电性质和增加的集成度的半导体存储器件。
2、本公开不限于上述内容,并且本领域技术人员将根据以下描述清楚地理解上面未提及的其他目的。
3、根据示例实施例,一种半导体存储器件包括:位线,所述位线在第一方向上延伸;第一字线和第二字线,所述第一字线和所述第二字线在第二方向上延伸并且与所述位线交叉;有源图案,所述有源图案在所述第一字线和所述第二字线之间位于所述位线上,并且包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分;第一数据存储图案,所述第一数据存储图案位于所述第一字线与所述有源图案的所述第一竖直部分之间;第二数据存储图案,所述第二数据存储图案位于所述第二字线与所述有源图案的所述第二竖直部分之间;以及源极线,所述源极线连接到所述有源图案,在所述第一方向上延伸,并且与所述第一字线和所述第二字线交叉。
4、根据示例实施例,一种半导体存储器件包括:位线,所述位线在第一方向上延伸并且在与所述第一方向交叉的第二方向上彼此间隔开;第一字线和第二字线,所述第一字线和所述第二字线在所述第二方向上延伸,与所述位线交叉,并且沿着所述第一方向交替地布置;有源图案,所述有源图案位于每条所述位线和所述第一字线与所述第二字线之间的每个区域上,每个所述有源图案包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分;第一铁电图案,所述第一铁电图案位于所述第一字线与所述有源图案的所述第一竖直部分之间;第二铁电图案,所述第二铁电图案位于所述第二字线与所述有源图案的所述第二竖直部分之间;第一源极线和第二源极线,所述第一源极线和所述第二源极线在所述第一方向上延伸并且与所述第一字线和所述第二字线交叉;以及屏蔽线,所述屏蔽线分别设置在所述位线之间并且在所述第一方向上延伸。
5、根据示例实施例,一种半导体存储器件具有垂直堆叠在下电介质层上的多个单元阵列层,其中,所述多个单元阵列层中的每一者包括:位线,所述位线在第一方向上延伸;第一字线和第二字线,所述第一字线和所述第二字线在第二方向上延伸并且与所述位线交叉;有源图案,所述有源图案在所述第一字线和所述第二字线之间位于所述位线上,并且包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分;第一数据存储图案,所述第一数据存储图案位于所述第一字线与所述有源图案的所述第一竖直部分之间;第二数据存储图案,所述第二数据存储图案位于所述第二字线与所述有源图案的所述第二竖直部分之间;以及源极线,所述源极线在所述第一方向上延伸并且与所述第一字线和所述第二字线交叉。
1.一种半导体存储器件,所述半导体存储器件包括:
2.根据权利要求1所述的半导体存储器件,其中,所述有源图案包括氧化物半导体。
3.根据权利要求1所述的半导体存储器件,其中,所述第一数据存储图案和所述第二数据存储图案包括铁电材料。
4.根据权利要求1所述的半导体存储器件,其中,所述第一数据存储图案和所述第二数据存储图案在所述位线上在所述第二方向上延伸。
5.根据权利要求1所述的半导体存储器件,其中,当在竖直截面中观察时,所述第一字线和所述第二字线位于所述位线和所述源极线之间。
6.根据权利要求1所述的半导体存储器件,其中,所述源极线电连接到所述有源图案的所述第一竖直部分或所述第二竖直部分。
7.根据权利要求1所述的半导体存储器件,其中,所述第一竖直部分的顶表面和所述第二竖直部分的顶表面与所述第一数据存储图案的顶表面和所述第二数据存储图案的顶表面基本上共面。
8.根据权利要求1所述的半导体存储器件,其中,所述第一数据存储图案的顶表面和所述第二数据存储图案的顶表面与所述第一字线的顶表面和所述第二字线的顶表面基本上共面。
9.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括下电介质图案,所述下电介质图案在所述位线的顶表面与所述第一字线的底表面和所述第二字线的底表面之间在所述第二方向上延伸。
10.根据权利要求1所述的半导体存储器件,所述半导体存储器件还包括:
11.根据权利要求10所述的半导体存储器件,其中,所述源极线包括:
12.根据权利要求1所述的半导体存储器件,其中,所述有源图案还包括:
13.根据权利要求12所述的半导体存储器件,所述半导体存储器件还包括:
14.一种半导体存储器件,所述半导体存储器件包括:
15.根据权利要求14所述的半导体存储器件,所述半导体存储器件还包括:
16.根据权利要求15所述的半导体存储器件,其中,每条所述第一源极线连接到沿着所述第一方向布置的所述第一接触图案,并且
17.根据权利要求14所述的半导体存储器件,其中,所述第一铁电图案和所述第二铁电图案在所述位线上在所述第二方向上延伸。
18.根据权利要求14所述的半导体存储器件,其中,所述第一铁电图案与所述有源图案的所述第一竖直部分直接接触,并且
19.根据权利要求14所述的半导体存储器件,所述半导体存储器件还包括外围电路结构,所述外围电路结构包括位于半导体衬底上的外围电路和覆盖所述外围电路的下电介质层,
20.一种半导体存储器件,所述半导体存储器件包括垂直堆叠在下电介质层上的多个单元阵列层,其中,所述多个单元阵列层中的每一者包括: