半导体结构及其制备方法与流程

本技术涉及半导体制造，尤其涉及一种半导体结构及其制备方法。

背景技术：

1、动态随机存取存储器(dynamic random access memory，简称dram)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

2、动态随机存取存储器包括多个重复的存储单元，每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线（word line，wl）相连、漏极与位线（bit line，bl）相连、源极与电容器相连。存储单元的外围具有解码器(decoder)、感测放大器（sense amplifier）等，解码器选中字线，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线、感测放大器读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

3、随着dram的关键尺寸的不断减小，电容器的深宽比越来越高，而电容器的深宽比过高容易导致电容器的结构坍塌，同时也会引起存储单元外围的器件产生不良的影响。

技术实现思路

1、鉴于上述问题，本技术实施例提供一种半导体结构及其制备方法，能够提高电容器的稳定性，从而提高半导体结构的良率。

2、为了实现上述目的，本技术实施例提供如下技术方案：

3、本技术实施例第一方面提供一种半导体结构，包括：

4、基底，所述基底具有阵列区；

5、多个电容器，设置于所述基底的阵列区上；

6、框架结构，设置于所述基底的阵列区上，所述框架结构包括第一水平支撑部和多个第一竖直支撑部，多个所述第一竖直支撑部间隔设置于所述基底和所述第一水平支撑部之间；

7、多个所述电容器位于所述框架结构内，且贯穿所述第一水平支撑部并与所述基底接触连接。

8、作为一种可选的实施方式，所述框架结构还包括：

9、第二水平支撑部，所述第二水平支撑部位于所述第一水平支撑部上方，且与所述第一水平支撑部沿竖直方向间隔设置；且多个所述电容器贯穿所述第二水平支撑部。

10、作为一种可选的实施方式，所述框架还包括：

11、多个第二竖直支撑部，间隔设置于所述第一水平支撑部和所述第二水平支撑部之间。

12、作为一种可选的实施方式，各所述第二竖直支撑部与各所述第一竖直支撑部在沿所述基底厚度方向上的正投影相互错位。

13、作为一种可选的实施方式，多个所述第二竖直支撑部在所述基底上的排布密度小于多个所述第一竖直支撑部的排布密度。

14、作为一种可选的实施方式，多个所述第一竖直支撑部在所述基底和所述第一水平支撑部之间围设形成第一环形区域，多个所述电容器位于所述第一环形区域内。

15、作为一种可选的实施方式，多个所述第二竖直支撑部在所述第一水平支撑部和所述第二水平支撑部之间围设形成第二环形区域，所述第二环形区域在所述基底上的正投影与所述第一环形区域在所述基底上的正投影重合。

16、作为一种可选的实施方式，所述第一环形区域的边缘至阵列区的边缘的垂直距离为所述阵列区在同一方向上的长度的1/4~1/3。

17、作为一种可选的实施方式，所述第一环形区域的边缘至阵列区的边缘的垂直距离为所述阵列区在同一方向上的长度的1/4。

18、作为一种可选的实施方式，多个所述第一竖直支撑部和所述第一水平支撑部为同一材质形成的一体结构。

19、作为一种可选的实施方式，所述第二水平支撑部上设置有多个间隔设置的开口图案，所述开口图案贯穿所述第一水平支撑部和第二水平支撑部，且所述开口图案与至少三个相互相邻的所述电容器所对应的位置相交设置。

20、作为一种可选的实施方式，所述开口图案与三个相互相邻的所述电容器所对应的位置相交设置；

21、或者，所述开口图案与四个相互相邻的所述电容器所对应的位置相交设置；

22、又或者，所述开口图案与六个相互相邻的所述电容器所对应的位置相交设置。

23、作为一种可选的实施方式，所述开口图案包括圆形、矩形、梯形、椭圆形中的至少一者。

24、作为一种可选的实施方式，所述电容器沿所述基底的厚度方向的深度与所述电容器沿垂直所述基底的厚度方向的宽度尺寸的深宽比大于等于35:1。

25、作为一种可选的实施方式，多个所述电容器在所述框架结构内的排布结构为六方密排结构。

26、作为一种可选的实施方式，各所述电容器为柱状电容或筒状电容中的一种。

27、作为一种可选的实施方式，所述半导体结构还包括字线、位线和晶体管，所述字线、所述位线和所述晶体管位于所述基底上，且所述字线和所述位线在所述基底上相互交错排布；

28、所述晶体管包括栅极、源极和漏极，所述栅极与所述字线连接，所述漏极与所述位线连接，所述电容器与所述源极连接。

29、本技术实施例第二方面提供一种半导体结构的制备方法，包括：

30、提供基底，所述基底具有阵列区；

31、在所述基底的阵列区形成框架结构，所述框架结构包括形成在所述基底上的第一水平支撑部以及形成在所述基底与所述第一水平支撑部之间的多个第一竖直支撑部；

32、在所述框架结构内形成多个电容器，多个所述电容器贯穿所述第一水平支撑部并与所述基底接触连接。

33、作为一种可选的实施方式，在所述基底上形成第一水平支撑部和在所述基底与所述第一水平支撑部之间形成多个第一竖直支撑部，包括：

34、在所述基底上形成第一牺牲层；

35、在所述第一牺牲层上形成第一掩膜层，并图形化处理所述第一掩膜层；

36、以图形化的所述第一掩膜层为掩膜，去除部分所述第一牺牲层，在所述第一牺牲层上形成多个间隔设置的第一沟槽，所述第一沟槽暴露所述基底的表面；

37、在所述第一沟槽内沉积第一氮化物，所述第一氮化物填充所述第一沟槽并覆盖所述第一牺牲层背离所述基底的表面；其中，填充在各所述第一沟槽内的所述第一氮化物形成为第一竖直支撑部，覆盖在所述第一牺牲层表面上的所述第一氮化物形成为第一水平支撑部。

38、作为一种可选的实施方式，在所述基底上形成多个所述第一竖直支撑部和所述第一水平支撑部之后，还包括：

39、在所述第一水平支撑部上形成第二牺牲层；

40、在所述第二牺牲层上形成第二掩膜层，并图形化处理所述第二掩膜层；

41、以图形化的所述第二掩膜层为掩膜，去除部分所述第二牺牲层，在所述第二牺牲层上形成多个间隔设置的第二沟槽，所述第二沟槽暴露所述第一水平支撑部的表面；

42、在所述第二沟槽内沉积第二氮化物，所述第二氮化物填充所述第二沟槽并覆盖所述第二牺牲层背离所述第一水平支撑部的表面；其中，填充在各所述第二沟槽内的所述第二氮化物形成为第二竖直支撑部，覆盖在所述第二牺牲层表面上的所述第二氮化物形成为第二水平支撑部；多个所述第一竖直支撑部、所述第一水平支撑部、多个所述第二竖直支撑部和所述第二水平支撑部共同形成框架结构。

43、作为一种可选的实施方式，在所述框架结构内形成多个电容器的步骤中，包括：

44、在所述第二水平支撑部上形成第三掩膜层，并图形化处理所述第三掩膜层，以在所述第三掩膜层上形成第三沟槽；

45、沿所述第三沟槽依次刻蚀所述第二水平支撑部、第二牺牲层、第一水平支撑部和第一牺牲层，以形成电容孔；

46、在所述电容孔内形成第一电极；

47、在所述第二水平支撑部上形成开口图案，且所述开口图案贯穿所述第二水平支撑部和所述第一水平支撑部，所述开口图案与至少三个相互相邻的所述电容孔相交设置；

48、经所述开口图案去除所述第二牺牲层和第一牺牲层，以暴露所述第一电极的外表面；

49、经所述开口图案在所述第一电极的外表面上依次形成包覆所述第一电极的介质层和包覆所述介质层的第二电极；

50、其中，所述第一电极、所述介质层和所述第二电极共同形成电容器。

51、本技术实施例提供的半导体结构及其制备方法中，通过在基底的阵列区设置框架结构，框架结构包括第一水平支撑部和多个第一竖直支撑部，多个第一竖直支撑部间隔设置于基底和第一水平支撑部之间，多个电容器设置于框架结构内，且电容器贯穿第一水平支撑部并与基底接触连接，这样，通过框架结构对电容器在竖直方向和水平方向提供支撑，从而能够提高电容器的机械强度，避免了电容器随着深宽比的增大而倾斜，甚至坍塌的情况，以及可能会引起存储单元外围的器件的产生影响的问题，进而提高了半导体结构的良率。

52、除了上面所描述的本技术实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本技术实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。