半导体器件以及包括该半导体器件的电子系统的制作方法

本公开涉及一种半导体器件和包括该半导体器件的电子系统。

背景技术：

1、需要一种能够在需要数据存储的电子系统中存储高容量数据的半导体器件。因此，正在研究用于增加半导体器件的数据存储容量的方法。例如，作为用于增加半导体器件的数据存储容量的方法，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件。

技术实现思路

1、示例实施例提供了一种具有改善的电特性和可靠性的半导体器件。

2、示例实施例提供了一种包括具有改进的电特性和可靠性的半导体器件的电子系统。

3、根据示例实施例的一个方面，一种半导体器件包括：外围电路区域，包括：第一衬底；电路元件，设置在第一衬底上；第一互连结构，电连接到电路元件；第一外围区域绝缘层，覆盖电路元件；第二外围区域绝缘层，设置在第一外围区域绝缘层上；第三外围区域绝缘层，设置在第二外围区域绝缘层上；以及第四外围区域绝缘层，设置在第三外围区域绝缘层上；以及存储单元区域，包括：第二衬底，设置在外围电路区域上，并具有第一区域和第二区域；栅电极，堆叠在第二衬底的第一区域上并在与第二衬底的上表面垂直的第一方向上彼此间隔开，并且在第二衬底的第二区域上在与第一方向垂直的第二方向上以阶梯形状延伸；层间绝缘层，与栅电极交替堆叠；单元区域绝缘层，覆盖栅电极；沟道结构，穿过栅电极，并从第二衬底竖直地延伸，每个沟道结构包括沟道层；以及第二互连结构，电连接到栅电极和沟道结构，其中，外围电路区域还包括：第一下保护层，设置在第一外围区域绝缘层下方；第二下保护层，设置在第一外围区域绝缘层和第二外围区域绝缘层之间；第三下保护层，设置在第二外围区域绝缘层和第三外围区域绝缘层之间；以及第四下保护层，设置第三外围区域绝缘层和第四外围区域绝缘层之间，其中，第一下保护层、第二下保护层、第三下保护层和第四下保护层中的至少一个包括氢扩散阻挡层，氢扩散阻挡层被配置为抑制单元区域绝缘层中的氢元素扩散到电路元件，并且其中，氢扩散阻挡层包括氧化铝。

4、根据示例实施例的一个方面，一种半导体器件包括：第一衬底；电路元件，设置在第一衬底上；第一下保护层，覆盖电路元件；第一外围区域绝缘层，设置在第一下保护层上；第一下互连结构，穿透第一外围区域绝缘层，该第一下互连结构包括第一下接触插塞和第一下互连线；第二下保护层，设置在第一外围区域绝缘层上；第二外围区域绝缘层，设置在第二下保护层上；第二下互连结构，穿透第二外围区域绝缘层，该第二下互连结构包括第二下接触插塞和第二下互连线；第三下保护层，设置在第二外围区域绝缘层上；第三外围区域绝缘层，设置在第三下保护层上；第三下互连结构，穿透第三外围区域绝缘层，该第三下互连结构包括第三下接触插塞和第三下互连线；第四下保护层，设置在第三外围区域绝缘层上；第四外围区域绝缘层，设置在第四下保护层上；存储结构，设置在第四外围区域绝缘层上，该存储结构包括栅电极和穿过栅电极的沟道结构；第一单元区域绝缘层，设置在第四外围区域绝缘层上，并覆盖存储结构；以及第一上保护层、第二单元区域绝缘层、第二上保护层和第三单元区域绝缘层，依次堆叠在第一单元区域绝缘层上，其中，第三下互连线的厚度大于第一下互连线和第二下互连线中的每一个的厚度，其中，第二下保护层和第三下保护层中的每一个的厚度小于第一下保护层和第四下保护层中的每一个的厚度、以及第一上保护层和第二上保护层中的每一个的厚度，其中，第二下保护层和第三下保护层中的每一个包括与第一下保护层和第四下保护层的第一材料不同的第二材料，其中，第二下保护层和第三下保护层中的每一个包括氢扩散阻挡层，该氢扩散阻挡层被配置为抑制第一单元区域绝缘层、第二单元区域绝缘层和第三单元区域绝缘层中的每一个中的氢元素扩散到电路元件，并且该氢扩散阻挡层包括第二材料，并且其中，该第二材料为氧化铝。

5、根据示例实施例的一个方面，一种电子系统，包括：半导体器件，包括：第一衬底；电路元件，在第一衬底上；第一下保护层，覆盖电路元件；第一外围区域绝缘层，设置在第一下保护层上；第一下互连结构，穿透第一外围区域绝缘层，该第一下互连结构包括第一下接触插塞和第一下互连线；第二下保护层，设置在第一外围区域绝缘层上；第二外围区域绝缘层，设置在第二下保护层上；第二下互连结构，穿透第二外围区域绝缘层，该第二下互连结构包括第二下接触插塞和第二下互连线；第三下保护层，设置在第二外围区域绝缘层上；第三外围区域绝缘层，设置在第三下保护层上；第三下互连结构，穿透第三外围区域绝缘层，包括第三下接触插塞和第三下互连线；第四下保护层，设置在第三外围区域绝缘层上；第四外围区域绝缘层，设置在第四下保护层上；存储结构，设置在第四外围区域绝缘层上，该存储结构包括栅电极和穿过栅电极的沟道结构；第一单元区域绝缘层，设置在第四外围区域绝缘层上，并覆盖存储结构；依次堆叠在第一单元区域绝缘层上的第一上保护层、第二单元区域绝缘层、第二上保护层和第三单元区域绝缘层；以及电连接到电路元件的输入/输出焊盘，其中，第三下互连线的厚度大于第一下互连线和第二下互连线中的每一个的厚度，其中，第二下保护层和第三下保护层中的每一个的厚度小于第一下保护层和第四下保护层中的每一个的厚度、以及第一上保护层和第二上保护层中的每一个的厚度，其中，第二下保护层和第三下保护层中的每一个包括与第一下保护层和第四下保护层的第一材料不同的第二材料，其中，第二下保护层和第三下保护层中的每一个包括氢扩散阻挡层，该氢扩散阻挡层包括第二材料，并被配置为抑制第一单元区域绝缘层、第二单元区域绝缘层和第三单元区域绝缘层中的每一个中的氢元素扩散到电路元件；以及控制器，通过输入/输出焊盘电连接到半导体器件，并被配置为控制半导体器件。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一下保护层包括氮化硅，并且

3.根据权利要求2所述的半导体器件，其中，所述第四下保护层包括氮化硅。

4.根据权利要求2所述的半导体器件，其中，所述第四下保护层包括所述氢扩散阻挡层。

5.根据权利要求2所述的半导体器件，其中，所述第四下保护层包括：

6.根据权利要求2所述的半导体器件，其中，所述第一互连结构包括设置在不同水平上的第一下互连线、第二下互连线和第三下互连线，

7.根据权利要求2所述的半导体器件，其中，所述第一互连结构包括设置在不同水平上的第一下互连线、第二下互连线和第三下互连线，

8.根据权利要求3所述的半导体器件，其中，所述第一下保护层和所述第四下保护层中的每一个具有在约至的范围内的厚度，并且

9.根据权利要求4所述的半导体器件，其中，所述第一下保护层具有在约至约的范围内的厚度，并且

10.根据权利要求5所述的半导体器件，其中，所述第一下保护层和所述第四下保护层中的每一个具有在约至约的范围内的厚度，

11.根据权利要求3所述的半导体器件，其中，所述存储单元区域还包括通孔，所述通孔穿过所述栅电极和所述第四外围区域绝缘层以电连接所述第一互连结构和所述第二互连结构，并且

12.根据权利要求3所述的半导体器件，其中，所述存储单元区域还包括连接所述第一衬底和所述第二衬底的上过孔，

13.根据权利要求2所述的半导体器件，其中，所述第一互连结构包括：

14.一种半导体器件，包括：

15.根据权利要求14所述的半导体器件，其中，所述第一下保护层和所述第四下保护层中的每一个包括氮化硅。

16.根据权利要求14所述的半导体器件，其中，所述第一下保护层和所述第四下保护层中的每一个具有在约至的范围内的厚度，并且

17.根据权利要求14所述的半导体器件，其中，所述半导体器件还包括通孔，所述通孔穿过所述栅电极和所述第四外围区域绝缘层，并且

18.根据权利要求17所述的半导体器件，其中，所述半导体器件还包括上过孔，所述上过孔穿透所述第四外围区域绝缘层，并且

19.一种电子系统，包括：

20.根据权利要求19所述的电子系统，其中，所述第一下保护层和所述第四下保护层中的每一个包括氮化硅。

技术总结
一种半导体器件包括：外围电路区域，包括第一衬底、第一衬底上的电路元件、电连接到电路元件的第一互连结构、以及第一外围区域绝缘层至第四外围区域绝缘层；以及存储单元区域，包括在外围电路区域上并具有第一区域和第二区域的第二衬底、堆叠在第一区域上的栅电极、覆盖栅电极的单元区域绝缘层、穿过栅电极的沟道结构、以及电连接到栅电极和沟道结构的第二互连结构。外围电路区域还包括第一下保护层至第四下保护层，第一下保护层、第二下保护层、第三下保护层和第四下保护层中的至少一个包括氢扩散阻挡层，该氢扩散阻挡层被配置为抑制单元区域绝缘层中包括的氢元素扩散到电路元件并且包括氧化铝。

技术研发人员：李东镇,林浚熙,权烔辉,金鹤善,孙洛辰,李洋熙,李周炫
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15