半导体存储装置及其制造方法与流程

本实施方式涉及半导体存储装置及其制造方法。

背景技术：

1、nand型闪存等半导体存储装置有时将多个存储器芯片贴合而构成。多个存储器芯片分别具有存储单元阵列和与该存储单元阵列连接的位线。在对存储单元阵列进行控制的cmos(complementary metal oxide semiconductor：互补金属氧化物半导体)电路相对于多个存储芯片而被共享的情况下，由于多个存储芯片的位线与cmos电路连接，因此位线的寄生电容变大。另外，为了将多个存储器芯片的位线选择性地与cmos电路连接，需要在各位线设置开关。在该情况下，会妨碍半导体存储装置的微细化。

技术实现思路

1、一个实施方式提供一种抑制位线的电容且适于微细化的半导体存储装置及其制造方法。

2、本实施方式的半导体存储装置具备第一芯片以及第二芯片。第一芯片包含：包含多个第一存储单元的第一存储单元阵列以及与第一存储单元阵列电连接的第一布线层。第二芯片包含：与第一布线层电连接且包含多个第二存储单元的第二存储单元阵列。第一芯片和第二芯片在第一接合面被接合。第二芯片与第一存储单元阵列共用第一布线层。

3、根据上述结构，能够提供抑制位线的电容且适于微细化的半导体存储装置及其制造方法。

技术特征：

1.一种半导体存储装置，其中，具备：

2.根据权利要求1所述的半导体存储装置，其中，

3.根据权利要求2所述的半导体存储装置，其中，

4.根据权利要求3所述的半导体存储装置，其中，

5.根据权利要求4所述的半导体存储装置，其中，

6.根据权利要求5所述的半导体存储装置，其中，

7.根据权利要求1所述的半导体存储装置，其中，

8.根据权利要求1所述的半导体存储装置，其中，

9.根据权利要求8所述的半导体存储装置，其中，

10.一种半导体存储装置的制造方法，具备如下工序：

技术总结
本实施方式的半导体存储装置具备第一芯片以及第二芯片。第一芯片包含：包含多个第一存储单元的第一存储单元阵列以及与第一存储单元阵列电连接的第一布线层。第二芯片包含：与第一布线层电连接且包含多个第二存储单元的第二存储单元阵列。第一芯片和第二芯片在第一接合面被接合。第二芯片与第一存储单元阵列共用第一布线层。

技术研发人员：加藤久词
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/1/15