传输门电路、反相器电路和包括其的栅极驱动电路的制作方法

一个或多个实施方式涉及传输门电路、反相器电路和包括其的用于显示装置的栅极驱动电路。

背景技术：

1、通常，显示装置包括包含多个像素的像素部分、栅极驱动电路、数据驱动电路和控制器。栅极驱动电路包括连接到栅极线的级，并且这些级响应于来自控制器的信号向与其连接的栅极线供给栅极信号。

技术实现思路

1、一个或多个实施方式包括配置成稳定地输出栅极信号的栅极驱动电路。一个或多个实施方式所要解决的技术问题不限于上述的技术问题，并且本领域的普通技术人员将从本描述中清楚地理解本文中未描述的其它技术问题。

2、附加的方面将在下面的描述中部分地阐述，并且部分地将通过本描述而明显，或者可通过实践本公开的所呈现的实施方式而习得。

3、根据一个或多个实施方式，栅极驱动电路包括多个级。多个级中的每个包括信号传输单元、第一反相器和第二反相器。信号传输单元连接在起始信号配置成施加到其上的输入端子与第一节点之间，并且配置成根据时钟信号向第一节点传输起始信号。第一反相器配置成根据第一节点的电压电平来控制第二节点的电压电平。第二反相器配置成根据第二节点的电压电平来输出第一电压电平的第一电压或第二电压电平的第二电压的输出信号。第二反相器包括第一上拉晶体管、第一下拉晶体管、第一电容器和第一控制晶体管。第一上拉晶体管连接在配置成供给第一电压的第一电压输入端子与输出端子之间，并且包括与第二节点连接的栅极。第一下拉晶体管连接在配置成供给第二电压的第二电压输入端子与输出端子之间，并且包括与第二节点连接的第一栅极和与第一控制节点连接的第二栅极。第一电容器连接在第一下拉晶体管的第一栅极与第一控制节点之间。第一控制晶体管连接在第一控制节点与接地端子之间并且包括与接地端子连接的栅极。

4、在实施方式中，第一下拉晶体管可为n沟道氧化物晶体管。

5、在实施方式中，第一下拉晶体管的第一栅极可为半导体层上方的顶栅，并且第一下拉晶体管的第二栅极可为半导体层下方的底栅。

6、在实施方式中，第一反相器可包括第二上拉晶体管、第二下拉晶体管、第二电容器和第二控制晶体管。第二上拉晶体管连接在第一电压输入端子与第二节点之间并且包括与第一节点连接的栅极。第二下拉晶体管连接在第二电压输入端子与第二节点之间并且包括与第一节点连接的第一栅极和与第二控制节点连接的第二栅极。第二电容器连接在第二下拉晶体管的第一栅极与第二控制节点之间。第二控制晶体管连接在第二控制节点与接地端子之间并且包括与接地端子连接的栅极。

7、在实施方式中，第二下拉晶体管可为n沟道氧化物晶体管。

8、在实施方式中，第二下拉晶体管的第一栅极可为半导体层上方的顶栅，并且第二下拉晶体管的第二栅极可为半导体层下方的底栅。

9、在实施方式中，信号传输单元可包括第一晶体管、第二晶体管、第三电容器和第三控制晶体管。第一晶体管连接在输入端子与第一节点之间并且包括与第二时钟端子连接的栅极。第二晶体管连接在输入端子与第一节点之间并且包括与第一时钟端子连接的第一栅极和与第三控制节点连接的第二栅极。第三电容器连接在第二晶体管的第一栅极与第三控制节点之间。第三控制晶体管连接在第三控制节点与接地端子之间并且包括与接地端子连接的栅极。

10、在实施方式中，配置成施加到第二时钟端子的第二时钟信号可为配置成施加到第一时钟端子的第一时钟信号的反相信号。

11、在实施方式中，第二晶体管可为n沟道氧化物晶体管。

12、在实施方式中，第二晶体管的第一栅极可为半导体层上方的顶栅，并且第二晶体管的第二栅极可为半导体层下方的底栅。

13、在实施方式中，栅极驱动电路还可包括连接在第一节点与第三电压供给端子之间的第四电容器。

14、在实施方式中，第三电压供给端子可为接地端子。

15、在实施方式中，第三电压供给端子可配置成接收第一电压或第二电压。

16、在实施方式中，第一上拉晶体管可包括并联连接在第一电压输入端子与输出端子之间的多个子晶体管。

17、在实施方式中，起始信号可为配置成从前一级输出的输出信号。

18、根据一个或多个实施方式，传输门电路包括第一晶体管、第二晶体管、电容器和第三晶体管。第一晶体管连接在输入端子与输出端子之间并且包括与第二时钟端子连接的栅极。第二晶体管连接在输入端子与输出端子之间并且包括与第一时钟端子连接的第一栅极和与控制节点连接的第二栅极。电容器连接在第二晶体管的第一栅极与控制节点之间。第三晶体管连接在控制节点与接地端子之间并且包括与接地端子连接的栅极。

19、在实施方式中，配置成施加到第二时钟端子的第二时钟信号可为配置成施加到第一时钟端子的第一时钟信号的反相信号。

20、在实施方式中，第二晶体管可为n沟道氧化物晶体管。

21、根据一个或多个实施方式，反相器电路包括第一晶体管、第二晶体管、电容器和第三晶体管。第一晶体管连接在第一电压电平的第一电压配置成施加到其上的第一电压输入端子与输出端子之间，并且包括与输入端子连接的栅极。第二晶体管连接在第二电压电平的第二电压配置成施加到其上的第二电压输入端子与输出端子之间，并且包括与输入端子连接的第一栅极和与控制节点连接的第二栅极。电容器连接在第二晶体管的第一栅极与控制节点之间。第三晶体管连接在控制节点与接地端子之间并且包括与接地端子连接的栅极。

22、在实施方式中，第二晶体管可为n沟道氧化物晶体管。

23、根据一个或多个实施方式，栅极驱动电路包括传输电路和反相器电路。传输电路配置成接收时钟信号和反相时钟信号并且将输入信号传输到第一节点。反相器电路配置成接收第一基准电压和第二基准电压，并且将第一节点的电压的电压电平反相并且输出。传输电路和反相器电路中的每个包括p沟道晶体管和n沟道晶体管。

24、在实施方式中，传输电路可包括第一晶体管、第二晶体管、第一电容器和第一控制晶体管。第一晶体管连接在输入端子与第一节点之间，并且包括与反相时钟信号配置成供给到其上的第二时钟端子连接的栅极。第二晶体管连接在输入端子与第一节点之间，并且包括与时钟信号配置成供给到其上的第一时钟端子连接的第一栅极和与第一控制节点连接的第二栅极。第一电容器连接在第二晶体管的第一栅极与第一控制节点之间。第一控制晶体管连接在第一控制节点与接地端子之间并且包括与接地端子连接的栅极。第二晶体管可为n沟道晶体管。

25、在实施方式中，反相器电路可包括第一反相器和第二反相器。第一反相器配置成将第一节点的电压的电压电平反相并且将反相电压电平的电压输出到第二节点。第二反相器配置成将第二节点的电压的电压电平反相并且将反相电压电平的电压输出到输出端子。

26、在实施方式中，第一反相器可包括第四晶体管、第五晶体管、第二电容器和第六晶体管。第四晶体管连接在配置成供给第一基准电压的第一电压输入端子与第二节点之间并且包括与第一节点连接的栅极。第五晶体管连接在配置成供给第二基准电压的第二电压输入端子与第二节点之间并且包括与第一节点连接的第一栅极和与第二控制节点连接的第二栅极。第二电容器连接在第五晶体管的第一栅极与第二控制节点之间。第六晶体管连接在第二控制节点与接地端子之间并且包括与接地端子连接的栅极。第五晶体管可为n沟道晶体管。

27、在实施方式中，第二反相器可包括第七晶体管、第八晶体管、第三电容器和第九晶体管。第七晶体管连接在配置成供给第一基准电压的第一电压输入端子与输出端子之间并且包括与第二节点连接的栅极。第八晶体管连接在配置成供给第二基准电压的第二电压输入端子与输出端子之间并且包括与第二节点连接的第一栅极和与第三控制节点连接的第二栅极。第三电容器连接在第八晶体管的第一栅极与第三控制节点之间。第九晶体管连接在第三控制节点与接地端子之间并且包括与接地端子连接的栅极。第八晶体管可为n沟道晶体管。

28、在实施方式中，栅极驱动电路还可包括连接在第一节点与第三电压供给端子之间的第四电容器。