半导体结构及其形成方法、存储器与流程

本公开涉及半导体，具体而言，涉及一种半导体结构及其形成方法、存储器。

背景技术：

1、动态随机存储器（dynamic random access memory，dram）因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。但现有dram器件漏电较为严重，器件稳定性较差。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、有鉴于此，本公开提供一种半导体结构及其形成方法、存储器，可减少漏电，提高器件稳定性。

2、根据本公开的一个方面，提供一种半导体结构，包括：

3、位线结构，所述位线结构沿第一方向延伸；

4、第一半导体层，与所述位线结构电性连接，且包括沿第二方向依次分布的第一导电部和第二导电部，所述第一导电部位于所述第二导电部和所述位线结构之间，所述第二方向与所述第一方向相交；

5、第二半导体层，包括第一子膜层和第二子膜层，所述第一子膜层和所述第二子膜层均包括第一部分和第二部分，所述第一部分包括第一子区域和第二子区域，所述第一子区域、所述第二子区域以及所述第二部分沿所述第二方向依次邻接，所述第一子膜层的第一子区域和所述第二子膜层的第一子区域分别覆盖所述第二导电部中沿所述第一方向相对分布的两个侧壁的表面，所述第二子区域和所述第二部分沿所述第二方向延伸至所述第二导电部以外，且其位于所述第二导电部以外的部分位于所述第二导电部远离所述第一导电部的一侧；

6、栅极结构，位于所述第一子膜层和/或所述第二子膜层远离所述第二导电部的一侧，且在所述第一方向上至少与所述第一子膜层和/或所述第二子膜层的第一子区域层叠；

7、栅氧化层，位于所述栅极结构与所述第一子膜层和/或所述第二子膜层的所述第一子区域之间。

8、在本公开的一种示例性实施例中，所述半导体结构还包括：

9、掺杂层，位于所述第二导电部沿所述第二方向远离所述位线结构的端部；

10、介质层，包括第一介质层和第二介质层，所述第一介质层位于所述掺杂层与所述第一子膜层之间，所述第二介质层位于所述掺杂层与所述第二子膜层之间；

11、绝缘层，位于所述掺杂层、所述第一介质层以及所述第二介质层远离所述第二导电部的端部。

12、在本公开的一种示例性实施例中，所述第一导电部与所述第二部分的掺杂类型相同，所述第二导电部与所述第一部分的掺杂类型相同，所述第二导电部与所述第一导电部的掺杂类型不同；

13、所述第一导电部与所述第二部分的掺杂类型均为n型，所述第二导电部与所述第一部分的掺杂类型均为p型。

14、在本公开的一种示例性实施例中，所述半导体结构还包括：

15、电容结构，所述电容结构包括下电极层、电容介质层以及上电极层，所述下电极层覆盖所述第一子膜层的第二部分和所述第二子膜层的第二部分正对分布的表面，以及所述第一子膜层的第二部分和所述第二子膜层的第二部分沿所述第二方向远离所述第一部分的端部；所述电容介质层覆盖所述下电极层的表面，所述上电极层覆盖所述电容介质层的表面。

16、根据本公开的一个方面，提供一种半导体结构的形成方法，包括：

17、形成第一半导体层，所述第一半导体层包括沿第二方向依次分布的待置换部、第一导电部以及第二导电部；

18、形成第二半导体层，所述第二半导体层包括第一子膜层和第二子膜层，所述第一子膜层和所述第二子膜层均包括第一部分和第二部分，所述第一部分包括第一子区域和第二子区域，所述第一子区域、所述第二子区域以及所述第二部分沿所述第二方向依次邻接，所述第一子膜层的第一子区域和所述第二子膜层的第一子区域分别覆盖所述第二导电部中沿第一方向相对分布的两个侧壁的表面，所述第二子区域和所述第二部分沿所述第二方向延伸至所述第二导电部以外，且其位于所述第二导电部以外的部分位于所述第二导电部远离所述第一导电部的一侧，所述第一方向与所述第二方向相交；

19、形成栅氧化层，所述栅氧化层至少位于所述第一子膜层的第一子区域和/或所述第二子膜层的第一子区域的表面；

20、在所述栅氧化层的表面形成栅极结构；

21、去除所述待置换部，以形成沿所述第一方向延伸的位线沟槽；

22、在所述位线沟槽内形成位线结构。

23、在本公开的一种示例性实施例中，在形成所述栅氧化层之前，所述形成方法还包括：

24、在所述第二导电部远离所述第一导电部的端部形成掺杂层；

25、形成介质层，所述介质层包括第一介质层和第二介质层，所述第一介质层位于所述掺杂层与所述第一子膜层之间，所述第二介质层位于所述掺杂层与所述第二子膜层之间；

26、在所述掺杂层、所述第一介质层以及所述第二介质层远离所述第二导电部的端部形成绝缘层。

27、在本公开的一种示例性实施例中，所述形成方法还包括：

28、对所述第一导电部、所述第二导电部、所述第一部分以及所述第二部分分别进行掺杂，以使所述第一导电部与所述第二部分的掺杂类型相同，所述第二导电部与所述第一部分的掺杂类型相同，所述第二导电部与所述第一导电部的掺杂类型不同。

29、在本公开的一种示例性实施例中，所述形成方法还包括：

30、在所述第一子膜层的第二部分和所述第二子膜层的第二部分正对分布的表面，以及所述第一子膜层的第二部分和所述第二子膜层的第二部分沿所述第二方向远离所述第一部分的端部形成下电极层；

31、在所述下电极层的表面形成电容介质层；

32、在所述电容介质层的表面形成上电极层，所述下电极层、所述电容介质层以及所述上电极层构成电容结构。

33、在本公开的一种示例性实施例中，在形成所述栅氧化层之前，所述形成方法还包括：

34、在所述第一方向上，在所述第一部分和所述第一导电部共同构成的结构的表面形成绝缘阻隔层，所述绝缘阻隔层具有容纳所述栅氧化层和所述栅极结构的栅极空间，所述栅极空间在所述第一子膜层和/或所述第二子膜层上的正投影与所述第二导电部在所述第一子膜层和/或所述第二子膜层上的正投影至少部分重合，所述栅极结构和所述栅氧化层填满所述栅极空间。

35、根据本公开的一个方面，提供一种存储器包括上述任意一项所述的半导体结构。

36、在本公开的一种示例性实施例中，所述存储器包括多个半导体组，所述半导体组包括多个沿所述第一方向依次分布的所述半导体结构，多个所述半导体组沿第三方向层叠分布，所述第三方向垂直于所述第一方向和所述第二方向。

37、本公开的半导体结构及其形成方法、存储器，第一半导体层、第二半导体层、栅极结构以及栅氧化层可共同构成晶体管，其中，第一半导体层的第一导电部可作为晶体管的源极，第二半导体层的第二部分可作为晶体管的漏极，第一半导体层的第二导电部与第二半导体层的第一部分可共同作为晶体管的沟道区，可向栅极结构和源极或漏极之间施加电压差，进而控制晶体管打开或关闭，以便实现存储器的写入或读取等功能。在上述结构中，由于第一部分中的第二子区域位于第二导电部之外，其厚度相对较薄，易产生量子限制效应，有助于增加沟道区的能带间隙宽度，可减少漏极漏电，提高器件稳定性，提高产品良率。

38、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。