多通道ADC的时间偏斜校准的装置及方法与流程

本公开涉及集成电路，并且更具体地，涉及模数转换器(adc)。

背景技术：

1、集成电路被用于各种各样的应用。在许多应用中，期望将模拟信号转换成数字信号。为此，集成电路可以包括adc。一些集成电路可以从多个外部源接收模拟信号。每个adc可以将来自外部源之一的模拟信号转换为数字信号。很难确保adc的输出适当同步。

2、背景部分中讨论的所有主题不一定是现有技术，并且不应该仅仅因为其在背景部分中的讨论而被假定为现有技术。按照这些思路，对背景技术部分中讨论的或与这种主题相关联的现有技术中的问题的任何认识都不应被视为现有技术，除非明确声明为现有技术。相反，背景部分中对任何主题的讨论应被视为发明人解决特定问题的方法的一部分，这本身也可能是创造性的。

技术实现思路

1、本公开的实施例提供了一种集成电路，其包括多个adc通道，每个adc通道从相应的源接收模拟信号。本公开的实施例能够快速且有效地校准adc通道以减少各种adc通道之间的等待时间。该集成电路包括多个相位检测电路和时钟相位调整电路。相位检测电路检测adc通道的输出之间的相位差。时钟相位调整电路调整提供给每个adc通道的时钟信号的相位，以减少adc通道之间的等待时间。这有助于确保集成电路能够以相干的方式处理来自各种外部源的信号。

2、在一个实施例中，每个adc通道是∑δadc(sdadc)。每个adc接收时钟信号，并根据时钟信号将模拟信号转换为数字信号。在校准过程中，测试信号发生器向每个adc并行提供测试信号。一个adc通道用作参考通道。每个相位检测电路检测adc通道之一与参考通道之间的相位差。时钟相位调整电路然后基于adc通道和参考adc通道之间的相位差调整提供给每个adc通道的时钟电路的相位。

3、在一个实施例中，每个相位检测电路包括一个或多个导数滤波器。每个相位检测电路接收来自adc通道之一的输出测试信号和参考输出测试信号。一个或多个导数滤波器输出与输出测试信号相关联的导数(斜率)值。相位检测电路基于输出测试信号和参考测试信号的导数之间的差生成相位差信号。时钟调整电路然后根据相位检测电路的输出来调整提供给adc通道的时钟信号。

4、在一个实施例中，集成电路包括具有输入和输出的第一模数转换器通道、具有输入和输出的第二模数转换器通道以及导数滤波器。导数滤波器包括耦合到第一模数转换器通道的输出的第一输入、耦合到第二模数转换器通道的输出的第二输入、输出。

5、在一个实施例中，一种方法包括利用集成电路的第一模数转换器通道生成第一输出信号，以及利用集成电路的第二模数转换器通道生成第二输出信号。该方法包括利用导数滤波器基于第一输出信号和第二输出信号之间的相位差生成控制信号，以及通过基于该控制信号调整时钟信号的相位来生成经调整的时钟信号。

6、在一个实施例中，一种方法包括向集成电路的第一模数转换器通道和集成电路的多个第二模数转换器通道提供模拟测试信号，利用第一模数转换器通道基于模拟测试信号生成第一输出信号，以及利用每个第二模数转换器通道基于模拟测试信号生成相应的第二输出信号。该方法包括：利用每个耦合到多个第二模数转换器通道中的相应第二模数转换器通道的多个导数滤波器接收第一输出信号，以及利用每个导数滤波器接收耦合到导数滤波器的第二模数转换器的第二输出信号。

7、在一个实施例中，集成电路包括具有输入和输出的第一模数转换器通道、具有输入和输出的第二模数转换器通道以及具有输入和输出的第三模数转换器通道。该集成电路包括第一导数滤波器，该第一导数滤波器具有耦合到第一模数转换器通道的输出的第一输入、耦合到第二模数转换器通道的输出的第二输入、以及输出。该集成电路包括第二导数滤波器，该第二导数滤波器具有耦合到第一模数转换器通道的输出的第一输入、耦合到第三模数转换器通道的输出的第二输入、以及输出。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，包括时钟相位调整电路，所述时钟相位调整电路具有耦合到所述相位检测电路的输出的控制输入。

3.根据权利要求2所述的集成电路，其中所述时钟相位调整电路包括时钟输入和时钟输出，其中所述时钟相位调整电路的所述时钟输出被耦合到所述第二模数转换器通道的时钟输入。

4.根据权利要求2所述的集成电路，其中所述相位检测电路包括控制电路，所述控制电路耦合到所述导数滤波器，并且被配置为基于所述导数滤波器的输出在所述相位检测电路的输出上提供相位信号。

5.根据权利要求4所述的集成电路，其中在所述第二模数转换器的校准过程期间，相位检测电路被配置为：

6.根据权利要求5所述的集成电路，其中所述时钟相位调整电路被配置为：

7.根据权利要求6所述的集成电路，其中所述时钟相位调整电路包括：

8.根据权利要求7所述的集成电路，其中所述时钟相位调整电路包括第二多个延迟缓冲器，其中所述第二多个延迟缓冲器中的第一延迟缓冲器串联连接，并且被配置为接收所述时钟信号并且将所述时钟信号输出到所述第一模数转换器通道的时钟输入。

9.根据权利要求4所述的集成电路，包括信号发生器，所述信号发生器被配置为在所述第二模数转换器通道的校准期间向所述第一模数转换器通道的输入和所述第二模数转换器通道的输入施加方波。

10.根据权利要求4所述的集成电路，其中所述第一模数转换器通道和所述第二模数转换器通道是∑δ模数转换器通道。

11.一种方法，包括：

12.根据权利要求11所述的方法，包括：

13.根据权利要求12所述的方法，还包括通过生成所述相位信号来减小所述第一输出信号与所述第二输出信号之间的相位差。

14.根据权利要求12所述的方法，包括通过生成所述相位信号来调整所述第二输出信号的相位。

15.根据权利要求14所述的方法，包括向所述第一模数转换器通道的输入和所述第二模数转换器通道的输入提供模拟测试信号。

16.根据权利要求14所述的方法，其中所述测试信号是方波。

17.根据权利要求16所述的方法，其中所述第一输出信号是第一数字化正弦波，并且所述第二输出信号是第二数字化正弦波。

18.一种方法，包括：

19.根据权利要求18所述的方法，包括利用耦合到每个导数滤波器的相应控制电路，基于所述导数滤波器生成指示所述第二模数转换器的所述第一输出信号与所述第二输出信号之间的相位差的相应相位信号。

20.根据权利要求19所述的方法，包括：

21.一种集成电路，包括：

22.根据权利要求21所述的集成电路，包括：

23.根据权利要求22所述的集成电路，包括：

24.根据权利要求23所述的集成电路，其中：

25.根据权利要求22所述的集成电路，其中所述第一导数滤波器被配置为基于所述第一测试输出信号生成第一导数信号，并且基于所述第二测试输出信号生成第二导数信号，其中所述第一控制电路被配置为基于所述第一导数信号和所述第二导数信号生成所述第一相位信号。

26.根据权利要求24所述的集成电路，其中所述第一控制电路被配置为基于所述第一导数信号和所述第二导数信号中相同导数值的出现之间的时间差来生成所述第一相位信号。

27.根据权利要求26所述的集成电路，其中所述导数值是零导数值。

28.根据权利要求26所述的集成电路，其中所述导数值是最大导数值。

技术总结
本公开涉及多通道ADC的时间偏斜校准的装置及方法。一种集成电路，包括多个ADC通道。在ADC通道的校准过程中，集成电路利用导数滤波器来计算ADC通道之间的相位差。在校准过程期间，集成电路利用时钟相位对准电路来基于导数滤波器的输出对准ADC通道的相位。

技术研发人员：A·巴尔,J·N·蒂瓦里
受保护的技术使用者：意法半导体国际有限公司
技术研发日：
技术公布日：2024/2/25