半导体器件的制作方法

本发明构思涉及一种半导体器件和制造该半导体器件的方法。

背景技术：

1、在需要数据存储需求的电子系统中，可以使用可以存储大量数据的大容量半导体器件。因此，已经研究了增加半导体器件的数据存储容量的方法。例如，已经提出了包括可以3维堆叠的存储单元的半导体器件。

2、如果半导体器件中用于使存储块彼此电绝缘的划分图案具有大面积，则半导体器件的集成度会降低，并且如果划分图案具有小面积，则存储块之间的电干扰会增加。

技术实现思路

1、示例实施例提供了一种具有改善的特性的半导体器件。

2、示例实施例提供了一种制造具有改善的特性的半导体器件的方法。

3、根据本发明构思的一方面，提供了一种半导体器件。半导体器件可以包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构可以包括在衬底上在与衬底的上表面基本垂直的第一方向上彼此间隔开的栅电极，并且栅电极中的每个栅电极可以在与衬底的上表面基本平行的第二方向上延伸。第一划分图案可以在衬底上在第二方向上延伸穿过栅电极结构，并且第一划分图案可以在第三方向上划分栅电极结构，第三方向与衬底的上表面基本平行并且与第二方向交叉。存储沟道结构可以在衬底上延伸穿过栅电极结构，并且可以包括在第一方向上延伸的沟道和在沟道的外侧壁上的电荷储存结构。第一划分图案可以包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽可以在第一划分图案的第一侧壁上在第二方向上彼此间隔开，并且第二凹槽可以在第一划分图案的第二侧壁上在第二方向上彼此间隔开。第一凹槽可以在第三方向上与第二凹槽不重叠。

4、根据本发明构思的一方面，提供了一种半导体器件。半导体器件可以包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构可以包括在衬底上在与衬底的上表面基本垂直的第一方向上彼此间隔开的栅电极，并且栅电极中的每个栅电极可以在与衬底的上表面基本平行的第二方向上延伸。第一划分图案可以在衬底上在第二方向上延伸穿过栅电极结构，并且可以在第三方向上划分栅电极结构，第三方向与衬底的上表面基本平行并且与第二方向交叉。存储沟道结构可以在衬底上延伸穿过栅电极结构，并且可以包括在第一方向上延伸的沟道和在沟道的外侧壁上的电荷储存结构。第一划分图案可以包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽可以在第一划分图案的第一侧壁上在第二方向上彼此间隔开，并且第二凹槽可以在第一划分图案的第二侧壁上在第二方向上彼此间隔开。第一凹槽之间在第二方向上的距离可以周期性地改变。第二凹槽之间在第二方向上的距离可以周期性地改变。

5、根据本发明构思的一方面，提供了一种半导体器件。半导体器件可以包括下电路图案、公共源极板(csp)、栅电极结构、第一划分图案和存储沟道结构。下电路图案可以形成在衬底上。csp可以形成在下电路图案上。栅电极结构可以包括在csp上在与衬底的上表面基本垂直的第一方向上彼此间隔开的栅电极，并且栅电极中的每个栅电极可以在与衬底的上表面基本平行的第二方向上延伸。每个第一划分图案可以在csp上在第二方向上延伸穿过栅电极结构，并且可以在第三方向上划分栅电极结构，第三方向与衬底的上表面基本平行并且与第二方向交叉。存储沟道结构可以在衬底上延伸穿过栅电极结构，并且可以包括在第一方向上延伸的沟道和在沟道的外侧壁上的电荷储存结构。第一划分图案可以包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽可以在第一划分图案的第一侧壁上在第二方向上彼此间隔开，并且第二凹槽可以在第一划分图案的第二侧壁上在第二方向上彼此间隔开。第一凹槽可以在第三方向上与第二凹槽不重叠。

6、根据本发明构思的一个方面，提供了一种制造半导体器件的方法。在该方法中，可以在衬底上形成模制层。第一孔和第二孔可以形成为穿过模制层。存储沟道结构可以形成在每个第一孔中。通过扩大第二孔的宽度，第二孔可以彼此连接以形成第一开口。可以通过第一开口去除模制层的一部分以形成间隙。栅电极可以形成在间隙中。第一划分图案可以形成在第一开口中。在平面图中，每个第二孔可以具有三角形或带有倒角或倒圆顶点的三角形的形状。

7、根据本发明构思的一方面，提供了一种制造半导体器件的方法。在该方法中，可以在衬底上形成模制层。第一孔和第二孔可以形成为穿过模制层。存储沟道结构可以形成在每个第一孔中。通过扩大第二孔的宽度，第二孔可以彼此连接以形成开口。可以通过开口去除模制层的一部分以形成间隙。栅电极可以形成在间隙中。划分图案可以形成在开口中。在平面图中，每个第二孔可以具有“t”形状。

8、根据本发明构思的一方面，提供了一种制造半导体器件的方法。在该方法中，可以在衬底上形成模制层。第一孔和第二孔可以形成为穿过模制层。存储沟道结构可以形成在每个第一孔中。通过扩大第二孔的宽度，第二孔可以彼此连接以形成开口。可以通过开口去除模制层的一部分以形成间隙。栅电极可以形成在间隙中。第一划分图案可以形成在开口中。开口可以包括在第三方向上彼此相对的第一侧壁和第二侧壁，第三方向与衬底的上表面基本平行并且与第二方向交叉。第一突起部分可以形成为在开口的第一侧壁上在第二方向上彼此间隔开，并且第二突起部分可以形成为在开口的第二侧壁上在第二方向上彼此间隔开。第一突起部分和第二突起部分中的每个突起部分可以朝向开口的中心突出。第一突起部分可以在第三方向上与第二突起部分不重叠。

9、根据本发明构思的一方面，提供了一种制造半导体器件的方法。在该方法中，可以在衬底上形成模制层。第一孔和第二孔可以形成为穿过模制层。存储沟道结构可以形成在每个第一孔中。通过扩大第二孔的宽度，第二孔可以彼此连接以形成开口。可以通过开口去除模制层的一部分以形成间隙。栅电极可以形成在间隙中。第一划分图案可以形成在开口中。开口可以包括在第三方向上彼此相对的第一侧壁和第二侧壁，第三方向与衬底的上表面基本平行并且与第二方向交叉。第一突起部分可以形成为在开口的第一侧壁上在第二方向上彼此间隔开，并且第二突起部分可以形成为在开口的第二侧壁上在第二方向上彼此间隔开。第一突起部分和第二突起部分中的每个突起部分可以朝向开口的中心突出。第一突起部分之间在第二方向上的距离可以周期性地改变，并且第二突起部分之间在第二方向上的距离可以周期性地改变。

10、在根据示例实施例的半导体器件中，用于将栅电极彼此分开的划分图案可以具有相对较小的面积，因此可以提高包括划分图案的半导体器件的集成度。另外，划分图案的相对侧壁上的凹槽可以在划分图案的延伸方向上以z字形图案形成，从而可以减少凹槽中的部分栅电极之间的电干扰。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第一凹槽中的在所述第二方向上相邻的第一凹槽形成第一凹槽对，并且所述第一凹槽对是在所述第二方向上彼此间隔开的多个第一凹槽对之一，以及

3.根据权利要求2所述的半导体器件，其中，所述多个第一凹槽对中的每个第一凹槽对中包括的相邻的第一凹槽之间在所述第二方向上的距离小于所述多个第一凹槽对中的相邻的第一凹槽对之间在所述第二方向上的距离，以及

4.根据权利要求2所述的半导体器件，其中，所述多个第一凹槽对和所述多个第二凹槽对位于所述第一划分图案的第一侧壁和第二侧壁上，在所述第二方向上成z字形图案。

5.根据权利要求1所述的半导体器件，其中，所述第一凹槽之间在所述第二方向上的距离周期性地改变，以及

6.根据权利要求1所述的半导体器件，其中，所述第一凹槽和所述第二凹槽位于所述第一划分图案的第一侧壁和第二侧壁上，在所述第二方向上成z字形图案。

7.根据权利要求1所述的半导体器件，其中，所述第一凹槽之间在所述第二方向上的距离在所述第二方向上恒定，以及

8.根据权利要求1所述的半导体器件，其中，所述第一划分图案是在所述第三方向上彼此间隔开的多个第一划分图案之一。

9.一种半导体器件，包括：

10.根据权利要求9所述的半导体器件，其中，所述第一凹槽之间在所述第二方向上的距离包括第一距离和比所述第一距离大的第二距离，以及

11.根据权利要求10所述的半导体器件，其中，所述第二凹槽之间在所述第二方向上的距离包括第三距离和比所述第三距离大的第四距离，以及

12.根据权利要求11所述的半导体器件，其中，所述第一距离和所述第三距离彼此相等，并且所述第二距离和所述第四距离彼此相等。

13.根据权利要求9所述的半导体器件，其中，所述第一凹槽中的在所述第二方向上相邻的第一凹槽形成第一凹槽对，并且所述第一凹槽对是在所述第二方向上彼此间隔开的多个第一凹槽对之一，以及

14.根据权利要求13所述的半导体器件，其中，所述多个第一凹槽对中的每个第一凹槽对中包括的相邻的第一凹槽之间在所述第二方向上的距离小于所述多个第一凹槽对中的相邻的第一凹槽对之间在所述第二方向上的距离，以及

15.一种半导体器件，包括：

16.根据权利要求15所述的半导体器件，还包括在所述csp上延伸穿过所述栅电极结构的虚设存储沟道结构，所述虚设存储沟道结构包括：

17.根据权利要求15所述的半导体器件，还包括在所述csp和所述栅电极结构之间的支撑层和沟道连接图案，

18.根据权利要求15所述的半导体器件，其中，所述第一凹槽中的在所述第二方向上相邻的第一凹槽形成第一凹槽对，并且所述第一凹槽对是在所述第二方向上彼此间隔开的多个第一凹槽对之一，以及

19.根据权利要求18所述的半导体器件，其中，所述多个第一凹槽对中的每个第一凹槽对中包括的相邻的第一凹槽之间在所述第二方向上的距离小于所述多个第一凹槽对中的相邻的第一凹槽对之间在所述第二方向上的距离，以及

20.根据权利要求18所述的半导体器件，其中，所述多个第一凹槽对和所述多个第二凹槽对位于所述第一划分图案的第一侧壁和第二侧壁上，在所述第二方向上成z字形图案。

技术总结
半导体器件包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构包括在第一方向上堆叠并在第二方向上延伸的栅电极。第一划分图案在第二方向上延伸穿过栅电极结构，并且在第三方向上划分栅电极结构。存储沟道结构延伸穿过栅电极结构，并且包括沟道和电荷储存结构。第一划分图案包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽在第一侧壁上在第二方向上彼此间隔开，并且第二凹槽在第二侧壁上在第二方向上彼此间隔开。第一凹槽和第二凹槽在第三方向上不重叠。

技术研发人员：金俊亨,权俊瑛,金志荣,金振赫,成锡江
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/3/24