具有射频抽样的数字接收的制作方法

专利名称：具有射频抽样的数字接收的制作方法
技术领域：
本发明涉及模数转换，尤其涉及以射频抽样速率进行的信号的模数转换。
电信通信的作用在当今世界继续增长。不仅在商务中(在商务中通信是非常有效的)如此，而且在个人的日常生活中也如此。随着移动通信(例如蜂窝电话系统)的发展，采取紧张生活方式的人员发现，他们更依赖于其个人的通信装置，以便保持和商务对方以及朋友和家庭的联系。
因为这种依赖性的增加，使移动通信装置成为更灵活更可靠的通信装置的动力不断增长。所作的研究继续努力减少便携式通信装置的尺寸和功率消耗，以便使其更容易携带，同时增加其在再充电之间的有用时间。
在完成这些目标的过程中，一直致力于用数字技术代替模拟技术。除去实现减少尺寸和功率消耗的目标之外，利用数字技术代替模拟技术导致了服务质量的增加，因为模拟元件通常是造成例如非线性、失真和伪接收等问题的原因。伪接收的原因是，伪信号的较高次谐波和本地振荡的较高次谐波混合，从而产生一个接近中频fIF的信号fIF≈｜m·fSP-n·fLO｜其中fSP是伪信号的频率，fLO是本地振荡频率，m和n分别是信号和本地振荡谐波的阶次。对fSP求解得fSP≈±1mfIF+nm·fLO]]>其中如果本地振荡频率在期望信号的频率以上，则保持正号，如果本地振荡频率在期望信号的频率以下，则取负号。
尽管希望尽可能地利用数字技术，但是现有技术接收器的状态是，其中仍然包括位于信号被多位模数转换器(A/D)抽样之前的一个或两个模拟的中频(IF)级。其原因是旨在用于移动无线电通信的射频在1或2千兆赫或更高的范围内。因为常规的多位A/D转换器的特征在于具有有限的输入带宽，因而不可能在射频(RF)速率下抽样。并且，不经过A/D转换，模拟技术只是用于对接收的RF信号进行初始处理的技术。
S.Yang等人的“A tunable bandpass sigma-delta A/D conversionfor mobile communication receiver,”1994 IEEE 44th VehicularTechnology Conference，第1346-1350页，卷2(1994)描述了一种具有一个模拟下变换的接收器和借助于∑-Δ调制调谐这种接收器的技术。
因此，本发明的目的在于提供一种改进的用于接收射频信号的方法和装置。
按照本发明的一个方面，上述和其它的目的是利用一种射频接收器实现的，所述射频接收器接收射频信号，并使用∑-Δ模数转换技术在一个抽样速率下对射频信号抽样，并由此产生代表中频信号的一位数字抽样。不管抽样速率是否等于、大于或小于射频信号的奈奎斯特速率，抽样速率最好比比信号带宽高出许多倍。在产生中频信号后，然后利用解调，以便由中频信号产生同相的和正交的抽样。这种技术的优点在于，解调可以以纯数字方式进行。
按照本发明的另一个方面，所述的中频是在射频和抽样速率的最接近的谐波之间的差。
在一些实施例中，解调包括通过组合代表中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号；以及通过组合代表中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号。然后对第一和第二混合信号分样，从而产生同相抽样和正交抽样。在这些实施例中，中频可以是抽样速率的1/4。
在本发明的另一个方面，可以使用异或逻辑门产生第一和第二混合信号。
在本发明的另一方面，可以通过接收代表中频信号的一位数字抽样并由其产生第一和第二分样信号交替地进行解调，其中第一分样信号基于一位数字抽样；第二分样信号基于一位数字抽样的时移方式；第一和第二分样信号的每一个对于代表中频的一位数字抽样的每个数N具有一个抽样；并且一位数字抽样的时移方式是被延迟一个量，即抽样速率的Δn个周期，的一位数字抽样。Δn可以表示中频的四分之一周期的奇数倍。第一和第二分样信号然后被带通滤波，从而产生各个同相和正交分量。
在本发明的另一方面，可以通过把所述中频认为是第一中频、并带通滤波和分样所述中频信号，从而产生具有第二中频的数字信号，交替地进行解调。然后使用解调器由具有第二中频的数字信号重构同相和正交抽样。在这些实施例中，带通滤波具有在第一中频附近的带通特性。
通过结合附图阅读下面的详细说明，可以更清楚地理解本发明的目的和优点，其中图1a是∑-Δ调制器A/D转换器的方块图；图1b是所述转换器的等效模型；图2是基于借助于按照本发明的一个方面的∑-Δ调制器A/D转换器进行射频抽样的数字接收器的结构方块图；图3是在抽样之后信号和量化噪声的频谱曲线；图4a和4b说明按照本发明的一个方面的数字接收器结构的另一个实施例，其中借助于利用带通分样滤波器以数字方式二次抽样来自∑-Δ调制器的两个时移序列直接转换为I和Q；图5是按照本发明的另一个方面的在数字域内具有两个中频的数字双超外差接收器的方块图；图6是按照本发明的另一方面的适用于所述接收器的快速∑-Δ调制器A/D转换器的示例的硬件实现；以及图7是按照本发明另一方面的借助于∑-Δ调制器A/D转换器基于射频抽样的数字接收器的结构的另一个实施例的方块图。
下面参照


本发明的各个特征，其中相同的部件用相同的标号表示。
在千兆赫兹范围内的射频抽样利用在市场上可得到的高速逻辑元件组装的一位A/D转换器是可以实现的。这种抽样能够使常规接收器的模拟电路用数字电路代替，从而获得在上面的背景技术部分所述的各个优点。不过，一位A/D转换器具有很高的量化噪声。一种用于减少量化噪声的技术中利用数字低通滤波和解调，这是一种对于抽样速率交换分辨率的策略。
作为另一种方案，噪声性能可以通过以下处理被大大改进，即，对在RF信号上调制的信号进行附加抽样，然后使用∑-Δ调制器进行噪声整形，以便达到数字化信号的所需的动态范围。图1a表示∑-Δ调制器A/D转换器的方块图，图1b表示所述转换器的等效模型。首先参见图1a，提供A/D转换器101，用于产生旨在用于表示模拟输入信号X的数字信号。为了减少在和数字化处理相关的信号频谱的范围内的量化噪声，A/D转换器101的输出被送到一个反馈通路，在其中借助于D/A转换器103被首先转换成模拟信号。从馈给A/D转换器101的模拟信号107中减去所得的模拟反馈信号。所得的差值信号被提供给滤波器105，所述滤波器的输出和输入的模拟信号X组合。所述组合的信号107是被提供给A/D转换器101的模拟信号。
通过参看图1b可以更好地理解这个处理。在所示的∑-Δ调制器A/D转换器的模型中，A/D和D/A转换器101和103被用于附加代表量化噪声Q的信号的求和节点109代替。假定模拟输入信号是X，量化噪声是Q，输出的模拟表示是Y，数字输出信号是Y，则∑-Δ调制器A/D转换器的传递函数是Y=X+(1-H)Q利用在∑-Δ调制器A/D转换器的反馈环路中的合适的滤波器特性，可以这样形成量化噪声频谱，使得在由信号频谱占据的频率上尽可能多地抑制量化噪声。用于确定滤波器特性的技术是已知的，通常从线性逼近开始，其中把噪声传递函数1-H(ω)设置为某个已知的在信号频谱的范围内高度衰减的滤波器特性，例如带阻巴特沃思，契比雪夫或Cauer特性。然后，可以由此确定H(ω)的零点和极点。因为∑-Δ调制器是一种非线性装置，由线性方法导出的H(ω)是一种近似，应当在时域中通过实验或模拟被进一步优化。这在当前都是如此，因为尚未知道直接的分析方法。在对∑-Δ调制器导出合适的滤波器特性之后，优选实施例可以利用无源滤波器，例如LC或微带滤波器，因为需要高频操作。
相应的动态范围随附加抽样比(即由两倍的信号带宽除的抽样速率)和与滤波器的阶数相关的∑-Δ调制器的阶数而增加。例如，5阶的∑-Δ调制器和32的附加抽样比产生90dB的动态范围，相应于15位。在动态范围、附加抽样比以及Σ-Δ调制器的阶数之间的关系例如在Richard schreier,“An empirical study of high-order single-bit delta-sigma modulators”中描述了(IEEE TRANSACTIONS ONCIRCUITS AND SYSTEMS-Ⅱ:ANALOG AND DIGITAL SIGNALPROCESSING,vol.40,No.8,August 1993,p.465)。
图2表示利用上述的∑-Δ调制器A/D转换器基于射频抽样的第一数字接收器的结构的方块图。射频信号(例如2GHz的信号)由防混淆滤波器201接收和处理。然后把滤波的信号加于一位Σ-Δ调制器A/D转换器203。从一位的∑-Δ调制器A/D转换器输出的数字信号由IQ解调器205和快速低通/分样滤波器207进一步处理。
在操作时，一位的∑-Δ调制器A/D转换器203可以对滤波的射频信号进行二次抽样(即，滤波的射频信号在小于射频信号的奈奎斯特速率下被抽样，其应当少年宫两倍的射频频率)，因而把信号转换为数字域中的中频，其等于射频和与射频最接近的抽样频率的谐波之间的差。注意在射频载波上调制的信号是带宽被限制的信号，因此即使射频信号被二次抽样，调制信号仍然被高度地重复抽样。例如，假定5MHz的信号在射频载波上被调制，则接近射频的抽样速率应当高度地重复抽样调制信号，即使射频载波将被二次抽样。当然，射频信号的二次抽样不作为要求。在另一个实施例中，射频载波可以在其奈奎斯特速率以上被抽样，借以给出调制信号的更多的附加抽样。
现在回到利用射频载波的二次抽样的那些实施例的讨论，因为二次抽样信号的频率是非零的中频，最好使用所谓的带通Σ-Δ调制器作为一位的∑-Δ调制器A/D转换器203。带通Σ-Δ调制器在本领域中是熟知的，在此不需要详细地说明。当抽样速率FS被选择为4倍的数字中频FIF(即FIF=FS/4)时，防混淆滤波器201和IQ解调器205成为最简单的。在这种情况下，余弦和正弦混合信号由各个序列......1-1-111-1-11......和......11-1-111-1-1......表示，其在数字形式下相应于各个序列......10011001......和......11001100......。可以看出，虽然两个序列具有相同的形式(即两个为“1”的位后面是两个“-1”的位)，但是余弦混合信号的序列领先于正弦混合信号的序列一位。和来自∑-Δ调制器A/D转换器203的一位信号一道，在IQ解调器中的乘法操作例如借助于所述的逻辑异或(“XOR”)操作209，211减少到选择地反相或不反相的相应的信号位。
对于数字中频，必须识别两种情况，第一种情况是其中最接近射频频率fRF的频率fS的m次谐波低于fRF。第二种情况是其中最接近射频频率fRF的频率fS的m次谐波高于fRF。对于情况1mfS<fRF⇒fIF=|14m+1fRF|]]>并且对于情况2mfS>fRF⇒fIF=|14m-1fRF|]]>例如，在第一种情况下，当fRF=2GHz和m=1时，中频是400MHZ，抽样速率fS=4fIF=1.6千兆抽样/秒(Gsps)。在所述的抽样速率下，20MHZ宽的信号以40的附加抽样比进行附加抽样。
图3表示在抽样之后的信号频谱和量化噪声。在一位∑-Δ调制器A/D转换器203内的带通Σ-Δ调制器在信号频率下抑制量化噪声。这使得可以借助于低通/分样滤波器207消除噪声，而不影响信号。因为信号频谱的谐波是远离的，所以模拟的防混淆滤波器201的特性是相当平的，这是一个相当容易满足的要求。
图3主要说明哪些频率可以通过在前端的防混淆滤波器。被在射频载波fRF上调制的具有带宽B的信号通过二次抽样操作被转换成中频。不过，在位于射频载波的谐波加/减中频，即nfRF±fIF，其中n=2,3,......，的信号带宽内接收的所有频率也都在fIF被转换成期望的信号带宽。所有这些频谱的位置都必须被滤掉。因而，在前端的防混淆滤波器必须在fRF无干扰地通过信号频谱，并且停止在下面的下一个“混淆带”的上限以下(例如，图3所示的fS-fIF+B/2)和在上面的下一个“混淆带”的下限以上(例如图3所示的2fS-fIF-B/2)的所有的频率。这等效于在常规的接收器的模拟混频器级的镜像抑制滤波器。
按照本发明的一个方面，借助于抑制形成的噪声而不影响信号的低通/分样滤波器207部分地获得模拟输入信号的多位表示。这种分样滤波器面临着高速的问题。因为这些高的要求，本发明的优选实施例利用在美国专利申请号为＿＿＿＿(代理人卷号027559-012)，申请人为Dietmar Lipka，名称为“Multiplierless Digital Filtering”的美国专利中所述的分样滤波技术，该专利在此全文列为参考。
第二数字接收器的结构如图4a,4b所示，其中借助于利用带通分样滤波器以数字方式二次抽样来自∑-Δ调制器的两个时移序列直接地进行向I和Q的转换。这些实施例和图2所示的实施例的区别在于，数字中频不必限制于fIF=fS/4的情况。
首先假定中频和抽样速率之间的关系是任意的fIF=fS/x。I或Q的直接转换利用下述方式获得利用已知为fD=fIF/k=fS/(kx)的fIF的约数二次抽样即分样在数字域中的信号，其中fD是在数字域中的二次抽样速率，k=1,2,3,……。通过产生两个被二次抽样的序列分离I和Q分量，所述被二次抽样的两个序列彼此相互时移中频周期TIF=1/fIF的1/4的奇数倍τ=(21+1)TIF/4,1=0,1,2,......。然后，两个序列必须彼此相对移动一个量Δn=τ/TS=(21+1)x/4个抽样点。因为Δn必须是一个整数，x被限制为4的倍数，此处表示为x=4μ,μ=1,2,3,......。这样，对于上述的情况1的可能的中频是mfS<fRF⇒fIF=|14mμ+1fRF|]]>并且，对于情况2，可能的中频是mfS>fRF⇒fIF=|14mμ-1fRF|]]>
如果利用这些公式确定中频，则Σ-Δ调制器的抽样速率由fS=4μfIF进行计算，并且在被分样的I和Q信号数据点之间的一位抽样周期数由Δn=(21+1)μ行计算。
组合的带通分样滤波和IQ解调利用上述的申请号为No.＿＿＿(代理人卷号027559-012)，名称为“Multiplierless Digital Filtering”的美国专利中所述的解调滤波器技术实现，该专利在此全文列为参考。一般地说，在所述滤波器中由N进行的分样可以利用从Σ-Δ调制器中读出一位抽样的移位寄存器实现。每当N个一位输入数据抽样被按顺序装入移位寄存器时，则一块数据抽样便被送到锁存器中。然后把锁存的位送到以分样时钟速率运行的滤波器结构中。所述的滤波器结构例如可以包括存储器或串联的其输出被相加的存储器，以便产生滤波信号。所述的存储器包含滤波器系数的附加的组合。其中滤波器阶L大于被提供给滤波器结构的锁存的位数(即大于当前接收的分样数据信号的尺寸)，滤波器结构可以包括一个或几个串联的锁存器，用于存储以前接收的分样数据信号。在上述的“Multiplierless DigitalFiltering”专利申请中描述了分样滤波器技术的若干个其它的实施例，其中的任何一个可以容易地和本文所述的技术结合使用。
利用这些原理，通过多种不同的方法可以获得两个相互时移的序列。在一个实施例中，如图4a所示，∑-ΔA/D转换器401将其一位的输出提供给N位移位寄存器403，其以快速抽样时钟速率fS钟输入这些位。第一和第二锁存器405和407的每一个被连接用于接收来自N位移位寄存器403的N位宽数据。第一和第二锁存器405和407借助于分样时钟的两个相中的各自的一个相被同步。分样时钟的两个相之间的偏移是快速抽样时钟fS的Δn个周期。在另一个实施例中，N位移位寄存器403和第一、第二锁存器405、407可以被扩展为L的长度，以便实现较高阶的滤波而不影响分样的数量。
再次参看图4a所示的实施例，第一和第二锁存器405和407将其输出分别提供给第一、第二串联带通滤波器结构409,411。第一串联带通滤波器结构409的输出是同相信号I，第二串联带通滤波器结构411的输出是正交信号Q。串联带通滤波器结构409、411的每一个可以包括一个存储器或其输出被组合(例如相加)的串联存储器，从而产生滤波信号。所述存储器包含滤波器系数的附加组合。对于L阶的滤波器，当L≥N时，第一和第二串联带通滤波器结构409,411可以包括串联的锁存器，用于此处以前接收的位。在这种情况下，来自串联连接的锁存器的输出被提供用于寻址一个或几个存储器。
在另一个实施例中，如图4b所示，利用一个锁存器417而不利用两个锁存器405,407。在这种情况下，移位寄存器415和锁存器417的每一个具有N+Δn位宽。在所示的实施例中，Δn=2，但是，当然，不需要所有的实施例都如此。第一个N位(即位1......N)被提供给第一串联带通滤波器结构409，最后N位(即位Δn+1......N+Δn)被提供给第二串联带通滤波器结构411。这两组位由两个串联带通滤波器结构409,411同步地进行处理。锁存器417和第一、第二串联带通滤波器结构409,411的每一个利用快速抽样时钟fS的分样方式(即1:N的分样比)同步。
图4b说明的技术可以用于L阶滤波器。一种可能性是使移位寄存器415和锁存器417的每一个具有L+Δn位宽，并且分样时钟仍然被规定在快速抽样时钟速率的每N个确定内发生一次。其它的可能性包括和位于第一和第二滤波器结构409,411的每个中的串联锁存器(未示出)结合使用所述的N+Δn位宽移位寄存器415和锁存器417。每个串联锁存器用于此处先前接收的数据位(以分样时钟速率同步)，并把这些存储的位提供给(以分样时钟速率同步)存储器装置的地址输入端，这在上述的专利申请“Multiplierless Digital Filtering”中有详细说明。
对于图4a和4b所示的每个实施例，滤波器409,411必须被设计为用于中频信号的带通滤波器，以便除去中频附近的量化噪声。串联带通滤波器409,411以分样速率分别提供I和Q信号。必须考虑I和Q信号属于不同的时刻这个事实。对于高的分样系数，可以忽略这个时间误差。此外，利用随后的内插器可以实现正确的时间对准。
在本发明的另一个方面，第三数字接收器的结构如图5所示。该结构具有两个在数字域中的中频，因而可以认为是一种数字双超外差接收器。信号通过由Σ-ΔA/D转换器501进行的抽样转换为第一中频。第二中频IF2由在分样滤波器503中进行的分样处理产生。设D是数字带通分样滤波器的分样系数，其中D是整数，fS/D是分样抽样速率，k.fS/D是分样抽样速率的第k次谐波，其中k=1,2,......。则IF2是IF1和最接近的谐波k.fS/D之间的差。实际上，fRF是给定的，因而D和fS必须被合适地选择。D和fS必须被设置使得获得IF2的一个值，使得能够进行I和Q信号的解调。此外，如果IF1尽可能接近fS/4，则是有利的，换句话说，可以减轻对于防混淆滤波器的要求。(在这种情况下，无用的信号被转换成IF1的混淆频率(伪接收)更等距离地位于频率轴上，即相互之间的最大距离，如图3所示)。分样滤波器503在IF1周围具有带通特性。数字IQ解调器507接收来自带通和分样滤波器503的输出，并由第二数字IF信号重构I和Q信号。一般地说，这种IQ解调器507进行全乘，但是如果IF2是分样抽样频率的1/4，则可以被简化。
对于上述的所有接收器结构，Σ-ΔA/D转换器的时钟速率在千兆赫的范围内。按照本发明的另一方面，图6表示适用于这些接收器的快速Σ-ΔA/D转换器的的硬件实现的一个示例的实施例。一位A/D转换器部分可以利用具有和触发器603的数据输入端相连的输出端的决定装置601实现。触发器603以快速抽样速率fS作为时钟信号。来自一位触发器603的输出提供来自∑-ΔA/D转换器的一位数字输出信号。
在第一反馈通路中，提供电平移动器605用作一位D/A转换器。电平移动器605被连接用于接收来自触发器603的一位数字输出信号。电平移动器605的上下输出电压决定Σ-ΔA/D转换器的输入电压范围。因而，如果电平移动器605是可以调整的，则其可以用于增益控制。
模拟部分包括耦合器和一个或几个滤波器。第一耦合器607组合来自电平移动器605的模拟输出和从被提供给决定装置601的输入的模拟信号得到的第二模拟信号。可以包括具有传递函数G(ω)的选择的第一滤波器615，用于在第二模拟信号被提供给耦合器607之前对第二模拟信号进行处理。
第一耦合器607的输出被提供给也在反馈通路中的第二滤波器609。所述第二滤波器609可以利用微带滤波器实现。在另一个实施例中，可以使用SAW，谐振器或者甚至于LC滤波器代替。
第二耦合器611被提供在Σ-ΔA/D转换器的正向通路中。第二耦合器611组合模拟RF输入信号和在第二滤波器609的输出端提供的模拟信号。第二耦合器611的输出信号可以被提供给决定装置601所输入端。
在另一个实施例中，在正向分支中在第二耦合器611和决定装置601之间还提供有第三滤波器613。其H1(ω)是第二滤波器609的滤波器特性，H2(ω)是第三滤波器613的滤波器特性，G(ω)是第一滤波器615的滤波器特性，∑-ΔA/D转换器的传递函数是Y=H21+H1H2(1-G)X+1-H1H2G1+H1H2(1-G)Q]]>上述的接收器结构的优点在于，和常规的设计相比，大大减少了所需的模拟电路的数量。这在很大程度上避免了诸如非线性和失真的问题，因为其中不需要混频器和中频放大器。由于∑-ΔA/D转换器的固有的线性特性，所以不存在伪接收。高的抽样速率是有利的，因为其使得防混淆滤波器具有最少的要求。由于这些接收器的基本数字功能，它们可以被高度地集成，因而可以具有最小的尺寸，较低的功率消耗和高的可靠性。此外，通过简单地改变数字信号的处理，它们可以灵活地适用于所有标准。此外，可以提供需要简单的电路的自动增益控制，因为在反馈环路中的电平移动器605只需要在两个电压值之间转换。由于所需的元件的数量少，所以这种接收器还具有低的成本。
本文所述的各种接收器可用作宽带接收器，例如用于宽带代码多路分址连接(W-CDMA)。它们也可以用于移动通信中的所有的窄带标准。
本发明参照特定的实施例进行了说明。不过，显然，本领域的技术人员可以利用不同于所述特定实施例的其它形式实施本发明。这些可以在不脱离本发明的构思的条件下实现。
例如，图7是按照本发明的另一个方面的接收器的结构的方块图。关于图2所示的接收器，射频信号(例如2GHz信号)被接收并由防混淆滤波器701处理。然后把经过滤波的信号提供给一位∑-Δ调制器A/D转换器703。然后，从一位Σ-Δ调制器A/D转换器703输出的信号由IQ解调器705进一步处理。不过，代替图2的数字分样滤波器，来自IQ解调器705的同相(Ⅰ)和正交(Q)输出分别被提供给第一和第二模拟低通滤波器707。来自IQ解调器705的一位数据流可以认为是数字的或者认为是模拟的(如果考虑输出门的波形)。这些信号由基带I和Q信号以及量化噪声构成。因而，作为数字分样滤波器的替代物，在I和Q信号中的量化噪声也可以分别通过各自的第一和第二模拟滤波器707被抑制。来自第一和第二滤波器707的输出信号只具有基带I和Q信号的带宽，并且可以以低的速率利用常规的第一和第二模数转换器709被抽样。Σ-Δ A/D转换器和一位IQ解调器705的组合可以认为是一种线性直接转换。关于数字分样滤波器的缺点在于，I和Q信号具有偏移。不过，这个偏移可以通过数字信号处理被消除。
因而，优选实施例只是说明性的，并不以任何方式构成限制。本发明的范围由所附权利要求确定，而不由上面的说明书确定，落在权利要求范围内的所有的改变和等效物都被包括在权利要求中。
权利要求
1．一种接收器，包括用于接收射频信号的装置；∑-Δ模数转换器，其以一个抽样速率抽样射频信号，并从所述射频信号产生代表数字中频信号的一位数字抽样；以及解调器，用于从所述数字中频信号产生同相和正交抽样。
2．如权利要求1所述的接收器，其中所述抽样速率是在射频信号中具有的最大频率的两倍。
3．如权利要求1所述的接收器，其中所述抽样速率大于在射频信号中具有的最大频率的两倍。
4．如权利要求1所述的接收器，其中所述抽样速率小于在射频信号中具有的最大频率的两倍。
5．如权利要求1所述的接收器，其中所述的中频是所述射频和抽样速率的最接近的谐波之间的差。
6．如权利要求1所述的接收器，其中所述的中频等于射频。
7．如权利要求1所述的接收器，其中解调器包括第一混频器，用于通过组合代表数字中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号；第二混频器，用于通过组合代表数字中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号；以及用于分样第一和第二混合信号从而产生同相和正交抽样的装置。
8．如权利要求7所述的接收器，其中所述中频是抽样速率的1/4。
9．如权利要求8所述的接收器，其中第一混频器是第一异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表余弦混合信号的第一序列的第二输入端；以及第二混频器是第二异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表正弦混合信号的第二序列的第二输入端。
10．如权利要求7所述的接收器，其中第一混频器是第一异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表余弦混合信号的第一序列的第二输入端；以及第二混频器是第二异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表正弦混合信号的第二序列的第二输入端。
11．如权利要求1所述的接收器，其中所述解调器包括分样装置，用于接收代表数字中频信号的一位数字抽样，并由其产生第一和第二分样信号，其中第一分样信号基于一位数字抽样；第二抽样信号基于一位数字抽样的时移型式；第一和第二分样信号的每一个对于代表中频的一位数字抽样的每个数N具有一个抽样；以及一位数字抽样的时移型式是被延迟一个等于抽样速率的Δn周期的量的一位数字抽样；以及用于带通滤波第一分样信号，从而产生同相抽样，并且用于带通滤波第二分样信号，从而产生正交抽样的装置。
12．如权利要求11所述的接收器，其中分样装置包括移位寄存器，其被连接用于以抽样速率接收一位数字抽样；用于产生第一和第二分样时钟的装置，所述第一和第二分样时钟相互时移一个等于抽样速率的Δn周期的量，其中第一和第二分样时钟的每一个对于抽样速率的每N个周期产生一个时钟周期；第一锁存器，其具有被连接用于接收来自移位寄存器的输出的数据输入端，被连接用于接收第一分样时钟的时钟输入端，以及用于提供第一分样信号的输出端；以及第二锁存器，其具有被连接用于接收来自移位寄存器的输出的数据输入端，被连接用于接收第二分样时钟的时钟输入端，以及用于提供第二分样信号的输出端。
13．如权利要求12所述的接收器，其中用于带通滤波第一分样信号，从而产生同相抽样，并且用于带通滤波第二分样信号，从而产生正交抽样的装置包括至少一个可设定地址的存储器，其具有被连接用于接收所述第一和第二分样信号中的至少一个的地址端口，并且在其中存储有L个滤波器系数的附加的组合，其中L个滤波器系数的每个组合相应于L个接收的一位数字抽样的2L个可能的值中的一个。
14．如权利要求11所述的接收器，其中所述分样装置包括(P+Δn)位移位寄存器，其被连接用于以抽样速率接收一位数字抽样，其中P是整数；用于产生分样时钟的装置，所述分样时钟对于抽样速率的每N个周期具有一个时钟周期；(P+Δn)位锁存器，其具有被连接用于接收来自(P+Δn)位移位寄存器的(P+Δn)位宽的输出，被连接用于接收分样时钟的时钟输入，以及(P+Δn)位输出端口；用于从(P+Δn)位输出端口提供最低有效P位作为第一分样信号的装置；以及用于从(P+Δn)位输出端口提供最高有效P位作为第二分样信号的装置。
15．如权利要求14所述的接收器，其中用于带通滤波第一分样信号，从而产生同相抽样，并且用于带通滤波第二分样信号，从而产生正交抽样的装置包括至少一个可设定地址的存储器，其具有被连接用于接收所述第一和第二分样信号中的至少一个的地址端口，并且在其中存储有L个滤波器系数的附加的组合，其中L个滤波器系数的每个组合相应于L个接收的一位数字抽样的2L个可能的值中的一个。
16．如权利要求1所述的接收器，其中所述中频是第一中频，并且所述解调器包括用于带通滤波和分样所述数字中频信号从而产生具有第二中频的数字信号的装置；以及用于由具有第二中频的数字信号重构同相和正交抽样的解调器。
17．如权利要求16所述的接收器，其中用于带通滤波和分样所述数字中频信号的装置具有在第一中频附近的带通特性。
18．如权利要求1所述的接收器，其中解调器包括第一混频器，其通过组合代表数字中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号；第二混频器，其通过组合代表数字中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号；模拟滤波器装置，用于滤波第一和第二混合信号，从而产生同相和正交信号；以及模数转换装置，用于把同相和正交信号转换成同相和正交信抽样。
19．如权利要求18所述的接收器，其中所述中频是抽样速率的1/4。
20．如权利要求19所述的接收器，其中第一混频器是第一异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表余弦混合信号的第一序列的第二输入端；以及第二混频器是第二异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表正弦混合信号的第二序列的第二输入端。
21．如权利要求18所述的接收器，其中第一混频器是第一异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表余弦混合信号的第一序列的第二输入端；以及第二混频器是第二异或逻辑门，其具有被连接用于接收代表数字中频信号的一位数字抽样的第一输入端，和被连接用于接收代表正弦混合信号的第二序列的第二输入端。
22．一种用于接收信号的方法，包括以下步骤接收射频信号；使用∑-Δ模数转换器以一个抽样速率抽样所述射频信号，并从所述射频信号产生代表数字中频信号的一位数字抽样；以及解调所述数字中频信号产生同相和正交抽样。
23．如权利要求22所述的方法，其中所述抽样速率是在射频信号中具有的最大频率的两倍。
24．如权利要求22所述的方法，其中所述抽样速率大于在射频信号中具有的最大频率的两倍。
25．如权利要求22所述的方法，其中所述抽样速率小于在射频信号中具有的最大频率的两倍。
26．如权利要求22所述的方法，其中所述的中频是所述射频和抽样速率的最接近的谐波之间的差。
27．如权利要求22所述的方法，其中所述的中频等于射频。
28．如权利要求11所述的方法，其中解调步骤包括以下步骤通过组合代表数字中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号；通过组合代表数字中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号；以及分样第一和第二混合信号从而产生同相和正交抽样。
29．如权利要求28所述的方法，其中所述中频是抽样速率的1/4。
30．如权利要求29所述的方法，其中产生第一混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表余弦混合信号的第一序列之间进行异或操作的步骤；以及产生第二混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表正弦混合信号的第二序列之间进行异或操作的步骤。
31．如权利要求28所述的方法，其中产生第一混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表余弦混合信号的第一序列之间进行异或操作的步骤；以及产生第二混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表正弦混合信号的第二序列之间进行异或操作的步骤。
32．如权利要求22所述的方法，其中所述解调步骤包括以下步骤接收代表数字中频信号的一位数字抽样，并由其产生第一和第二分样信号，其中第一分样信号基于一位数字抽样；第二抽样信号基于一位数字抽样的时移型式；第一和第二分样信号的每一个对于代表中频的一位数字抽样的每个数N具有一个抽样；以及一位数字抽样的时移型式是被延迟一个等于抽样速率的Δn周期的量的一位数字抽样；以及带通滤波第一分样信号，从而产生同相抽样，并且带通滤波第二分样信号，从而产生正交抽样。
33．如权利要求22所述的方法，其中中频是第一中频，并且所述解调步骤包括以下步骤带通滤波和分样所述数字中频信号从而产生具有第二中频的数字信号；以及由具有第二中频的数字信号重构同相和正交抽样。
34．如权利要求33所述的方法，其中用于带通滤波和分样所述数字中频信号的步骤包括使用在第一中频附近的带通特性。
35．如权利要求22所述的方法，其中解调步骤包括通过组合代表数字中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号；通过组合代表数字中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号；使用模拟滤波步骤滤波第一和第二混合信号，从而产生同相和正交信号；以及把同相和正交信号转换成同相和正交信抽样。
36．如权利要求35所述的方法，其中所述中频是抽样速率的1/4。
37．如权利要求36所述的方法，其中产生第一混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表余弦混合信号的第一序列之间进行异或操作的步骤；以及产生第二混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表正弦混合信号的第二序列之间进行异或操作的步骤。
38．如权利要求35所述的方法，其中产生第一混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表余弦混合信号的第一序列之间进行异或操作的步骤；以及产生第二混合信号的步骤包括在代表数字中频信号的一位数字抽样的相应的一个和代表正弦混合信号的第二序列之间进行异或操作的步骤。
全文摘要
通过使用∑－Δ模数转换器接收射频信号，以便以一个抽样速率抽样所述射频信号，并由其产生代表数字中频信号的一位数字抽样。中频信号被解调，以便产生同相和正交信号。解调可以这样进行通过组合代表中频信号的一位数字抽样和代表余弦混合信号的第一序列产生第一混合信号，通过组合代表中频信号的一位数字抽样和代表正弦混合信号的第二序列产生第二混合信号，分样所述第一和第二混合信号，从而产生同相和正交抽样。在另一个实施例中，通过使用带通分样滤波对中频信号的两个时移序列进行二次抽样，中频信号直接被转换成同相和正交信号。在另一个实施例中，∑－Δ模数转换器使用二次抽样把射频信号转换成第一中频，并使用分样滤波器进一步把所述信号转换成第二中频。然后，IQ解调器由第二中频信号重构同相和正交信号。
文档编号H03D3/00GK1317169SQ99810505
公开日2001年10月10日 申请日期1999年7月15日 优先权日1998年8月7日
发明者D·利普卡 申请人:艾利森电话股份有限公司